[实用新型]精密延时器

摘要

本实用新型提供一种精密延时器，属于电子测量领域。它由可编程器件中的数字延时锁相环路、多路选择开关、计数器、锁存器、比较器、触发器及与门组成。本实用新型利用数字延时锁相环路DLL技术将频率为f0的输入时钟，经过倍频产生4路相移90°的频率为2＊f0或4＊f0的时钟，通过时钟切换及数字电路延时，实现步距为1/8或1/16原始时钟周期的精密延时器。它与速度相对较低的A/D转换器结合使用，可实现高分辨率的采样精度。由于本实用新型采用可编程器件和数字电路或全部采用可编程器件实现，替代了昂贵的精密可编程延时器件或高速的A/D转换器，因此，既降低了成本，又简化了电路的调试。

主权项

1、一种精密延时器，其特征在于由可编程器件中的数字延时锁相环路(DLL)、多路选择开关(D1)、计数器(D2：A)、锁存器(D4)、比较器(D3)、触发器(D5：A、D8：A、D8：B)及与门(D6：A)组成，将频率为f0的输入时钟送入可编程器件中的数字延时锁相环路(DLL)，产生4路依次相移90°、频率为2*f0或4*f0的时钟信号，该4路倍频后的时钟信号经数据输入端进入多路选择开关，多路选择开关的选通信号(SEL0、SEL1)从选通信号输入端进入，多路选择开关输出的时钟信号从计数器(D2：A)的时钟信号输入端输入，选通信号(DATA_SEL)从锁存器(D4)的选通端加入，数据线(D0-D3)加到锁存器(D4)的数据输入端，锁存器(D4)与计数器(D2：A)的输出信号进入比较器(D3)的输入端，比较器(D3)的输出信号经触发器(D5：A)进入与门(D6：A)与数字延时锁相环路(DLL)输出的相移为0°的倍频时钟信号相与后经触发器(D8：A)输出延时时钟信号(SIGNAL0)；数字延时锁相环路(DLL)输出的相移为0°的倍频时钟信号(SIGNAL1)经触发器(D8：B)输出。