[发明专利]半导体装置、布线衬底的形成方法和衬底处理装置有效
申请号: | 200380102282.6 | 申请日: | 2003-12-10 |
公开(公告)号: | CN1708835A | 公开(公告)日: | 2005-12-14 |
发明(设计)人: | 中川香苗;水越正孝;手代木和雄 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H01L21/304 | 分类号: | H01L21/304 |
代理公司: | 隆天国际知识产权代理有限公司 | 代理人: | 高龙鑫;王玉双 |
地址: | 日本国*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 准备已经使支承面(201a)平坦了的衬底支座(201),用例如真空吸附把布线形成面(1a)吸附在该支承面(201a)上,从而把半导体衬底(1)固定在衬底支座(201)上。这时,向支承面(201a)的吸附就使布线形成面(1a)强制性的平坦化,这样,布线形成面(1a)成为背面(1b)的平坦化基准面。在该状态下,对背面(1b)进行机械研磨,将背面(1b)的凸部(12)研磨除去来进行平坦化处理。这样,就能够使衬底(特别是半导体衬底)的厚度离散均一化,不会发生凹凸扭曲等不适当的情况,能够容易且廉价地实现无布线设计约束的高速平坦化。 | ||
搜索关键词: | 半导体 装置 布线 衬底 形成 方法 处理 | ||
【主权项】:
1.一种布线衬底的形成方法,在被处理衬底的一个主面上形成布线,其特征在于,包含如下工序:第一工序:以应形成所述布线的所述衬底的一个主面为基准,对所述衬底的另一个主面实施第一机械加工,将所述衬底的另一个主面平坦化;第二工序:在所述衬底的一个主面上,形成所述布线和覆盖所述布线的绝缘膜;第三工序:以所述衬底的另一个主面为基准,对所述衬底的一个主面实施第二机械加工,使所述衬底的一个主面平坦化,以使所述布线的表面和所述绝缘膜的表面连续且平坦。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200380102282.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造