[发明专利]半导体多层布线形成方法无效

专利信息
申请号: 200380104369.7 申请日: 2003-11-27
公开(公告)号: CN1717797A 公开(公告)日: 2006-01-04
发明(设计)人: 萩原嘉男;田中健 申请(专利权)人: 东京応化工业株式会社
主分类号: H01L21/768 分类号: H01L21/768;H01L21/3205;H01L21/3213
代理公司: 中国专利代理(香港)有限公司 代理人: 郭煜;庞立志
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种通过采用导体材料埋入形成于层间绝缘层的第1蚀刻空间和与之连通的第2蚀刻空间,来形成多层布线结构的使用了双重镶嵌工艺的布线形成方法,在该形成方法中,不使构成层间绝缘层的低介电层劣化并能削减工序数,同时提高工序管理的自由度。因此,为了保护下层布线层不受用于形成第2蚀刻空间形成用的光刻胶图形的曝光光的影响,作为填充到第1蚀刻空间内的材料,使用不会损伤层间绝缘层且利用剥离液能够容易地去除的以旋压玻璃材料为主成分的填埋材料,同时在该填埋材料中不添加用于吸收曝光光的吸光材料,而是在填埋材料层的上面形成可通过干法蚀刻来加工的防反射膜、或形成显影液可溶性的防反射膜。
搜索关键词: 半导体 多层 布线 形成 方法
【主权项】:
1.一种半导体多层布线形成方法,该方法是在半导体衬底上形成的下层布线层、和在其上面通过层间绝缘层形成的上层布线层通过上下贯通所述层间绝缘层的通路布线连接的半导体多层布线的形成方法,其特征在于,在该形成方法中,具有下述的工序:在上述下层布线层上层叠至少由低介电层构成的上述层间绝缘层的层间绝缘层形成工序;在上述层间绝缘层上形成光刻胶层,图形曝光之后进行显影处理,形成光刻胶图形,以该光刻胶图形为掩模进行蚀刻,在上述层间绝缘层上形成第1蚀刻空间的第1蚀刻空间形成工序;通过在上述层间绝缘层上涂布至少以旋压玻璃材料为主成分的填埋材料,向上述第1蚀刻空间埋入上述填埋材料的填埋工序;在形成于上述层间绝缘层上的填埋材料层之上形成可通过干法蚀刻来加工的防反射膜的防反射膜形成工序;在上述防反射膜上形成光刻胶层,向该光刻胶层照射图形光,利用碱性显影液显影,形成光刻胶图形的光刻胶图形形成工序;以上述光刻胶图形为掩模,通过干法蚀刻来加工上述防反射膜的暴露部分的防反射膜加工工序;以上述光刻胶图形为掩模进行蚀刻,将上述第1蚀刻空间的上部的上述层间绝缘层去除成为所预定的图形,形成与上述第1蚀刻空间连通的第2蚀刻空间的同时,去除上述第1蚀刻空间内的填埋材料的第2蚀刻空间形成及填埋材料去除工序;同时地用导体材料填埋上述第1蚀刻空间和第2蚀刻空间,并同时地形成上述通路布线和上层布线层的布线一次性形成工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京応化工业株式会社,未经东京応化工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200380104369.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top