[发明专利]具调制器的锁相回路

摘要

本发明系提供一具有一调制器的锁相回路，其系以一∑Δ分数N锁相回路做为基础，在该PLL的顺向路径之中，振荡器(4)的输出端系具有一额外的分频器(5)，以用于提供该PLL处于复数个不同相位的输出频率(f_out)，以及一被连接至该PLL之反馈路径中之多模数除法器(8)之上游、并系借助∑Δ调制器(9)，例如该除法器(8)，而加以致动的多路复用器(7)乃会选择该个别的所需相位。此使得该等除法因子的最小阶段尺寸可以相关于该输出频率(f_out)而被降低至低于1的数值，而此则是会显著地降低量化噪声，所以，该PLL带宽系可以较具优势地具有与该调制带宽相同的尺寸。

主权项

1.一种具有一调制器的锁相回路，具有一顺向路径，其包括：-一相位比较器(1)，具有一第一输入端，以用于供给一处于一参考频率(fref)的信号，以及具有一第二输入端；-一受控制之振荡器(4)，具有一控制输入端，系被耦接至该相位比较器(1)的一输出端；以及-一分频器(5)，具有一信号输入端，系被连接至该受控制振荡器(4)的一输出端，具有一形成该信号输出的输出端，以用于自该锁相回路分接一处于一输出频率(fout)的信号，以及具有至少三个另外的输出端，系加以设计为用于分接已相关于该信号输出而进行相位偏移之分别处于该输出频率(fref)之信号；具有一反馈路径，其包括：-一多路复用器(7)，具有复数个输入端，其每一个系相关于、并连接至该分频器(5)的该等输出端，具以一输出端，以及具有至少一控制输入端；以及-一多模数除法器(8)，具有一连接至该多路复用器(7)之该输出端的输入端，具有一连接至该相位比较器(1)之该第二输入端的输出端，以及具有至少一控制输入端，以用于预先选择除法比例；以及具有一控制单元(9)，其系被耦接至该多路复用器的以及该多模数除法器的该等控制输入端，且该控制单元(9)系为一∑Δ调制器的形式。