[发明专利]多层结构的制造工艺无效
| 申请号： | 200380105249.9 | 申请日： | 2003-12-05 |
| 公开（公告）号： | CN1720605A | 公开（公告）日： | 2006-01-11 |
| 发明（设计）人： | C·马聚尔 | 申请（专利权）人： | S.O.I.TEC绝缘体上硅技术公司 |
| 主分类号： | H01L21/20 | 分类号： | H01L21/20;H01L21/762 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 程伟 |
| 地址： | 法国*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种由半导体材料形成的多层结构的制造工艺，所述结构包括由第一半导体材料构成的衬底(20)和由第二半导体材料构成的表面薄层，两种半导体材料具有基本不同的晶格参数，其特征在于该工艺包括下列步骤：在支撑衬底(100)上制造包括表面薄层的层(110)，在由所述支撑衬底和所述沉积层形成的整体(10)中生成脆性区，将所述的整体与目标衬底(20)键合，在脆性区的层面分离，处理最终结构的表面。 | ||
| 搜索关键词： | 多层 结构 制造 工艺 | ||
【主权项】：
1.一种由半导体材料形成的多层结构的制造工艺，所述结构包括由第一半导体材料构成的衬底(20)和由第二半导体材料构成的表面薄层，两种半导体材料具有完全不同的晶格参数，其特征在于该工艺包括下列步骤：在支撑衬底(100)上制造包括表面薄层的层(110)，在由所述支撑衬底和沉积层形成的整体中生成脆性区，将所述的整体与目标衬底(20)键合，在脆性区的层面分离，处理最终结构的表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于S.O.I.TEC绝缘体上硅技术公司，未经S.O.I.TEC绝缘体上硅技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200380105249.9/，转载请声明来源钻瓜专利网。
- 上一篇：为图像创建效果
- 下一篇：用于提高特技播放性能和时域可调整性的分配和调度策略
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
