[发明专利]沟槽－栅极半导体器件的制造

摘要

一种沟槽－栅极半导体器件(1)的制造方法，该方法包括：在器件的有源晶体管单元区的半导体主体(10)中形成沟槽(20)，沟槽(20)每个都具有沟槽底部和沟槽侧壁，且在沟槽中提供了氧化硅栅绝缘(21)，使得在沟槽底部处的栅绝缘(33)比沟槽侧壁处的栅绝缘(21)厚，目的是减小器件的栅极－漏极的电容量。该方法包括在形成沟槽(20)之后的步骤：(a)在沟槽底部和沟槽侧壁形成氧化硅层(21)；(b)邻接沟槽底部和沟槽侧壁淀积了掺杂的多晶硅层(31)；(c)在邻接沟槽侧壁的掺杂的多晶硅(21)上形成氮化硅间隔物(32)，在沟槽底部留下暴露出的掺杂的多晶硅；(d)热氧化暴露出的掺杂的多晶硅，以在沟槽底部生长所述较厚的栅绝缘(33)；(e)去除氮化硅间隔物(32)；以及(f)在沟槽内淀积栅导电材料(34)，以形成器件的栅电极。在沟槽底部处较厚的二氧化硅绝缘(33)最后的厚度由步骤(b)中淀积的掺杂的多晶硅层(31)的厚度很好地控制。而且掺杂的(优选大于5e19cm－3)多晶硅在低温(优选700－800℃)下快速被氧化，减小了在该阶段注入扩散(例如，p主体)存在于器件中的危险性。

主权项

1.一种沟槽-栅极硅半导体器件(1)的制造方法，该方法包括在器件的有源晶体管单元区中的半导体主体(10)中形成沟槽(20)，沟槽(20)每个都具有沟槽底部和沟槽侧壁，且在沟槽中提供氧化硅栅绝缘(21A、21B)，使得在沟槽底部处的栅绝缘(21B、33)比沟槽侧壁处的栅绝缘(21A、21)更厚，其中在形成沟槽(20)之后，该方法包括步骤：(a)在沟槽底部和沟槽侧壁处形成氧化硅层(21)；(b)邻接沟槽底部和沟槽侧壁淀积一层掺杂的多晶硅(31)；(c)在邻接沟槽侧壁的掺杂多晶硅(21)上形成氮化硅间隔物(32)，在沟槽底部留下暴露出的掺杂多晶硅；(d)热氧化暴露出的掺杂多晶硅，以在沟槽底部生长所述较厚的栅绝缘(33)；(e)去除氮化硅间隔物(32)；以及(f)在沟槽内提供栅导电材料(34)。