[发明专利]具备高速数据远传能力的电容成像装置无效
申请号: | 200410001163.8 | 申请日: | 2004-02-03 |
公开(公告)号: | CN1558220A | 公开(公告)日: | 2004-12-29 |
发明(设计)人: | 陆耿;彭黎辉;张宝芬 | 申请(专利权)人: | 清华大学 |
主分类号: | G01N27/22 | 分类号: | G01N27/22 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100084北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 具备高速数据远传能力的电容成像装置属于两相流测量技术领域,其特征在于:使用单片机经过总线控制激励电路和信号调理电路,使用通讯芯片经RS485串行电缆与接在计算机上的ISA通讯卡连接。它大大提高了数据远传能力。当通讯波特率为500kbps的时候最大通讯距离可以达到300米。从而避免把成像计算机置于恶劣的工业现场,大大提高了其实用性。 | ||
搜索关键词: | 具备 高速 数据 能力 电容 成像 装置 | ||
【主权项】:
1、具备高速数据远传能力的电容成像装置,包括单片机子系统、激励电路、敏感电极、信号调理电路和ISA通讯接口卡,其特征在于,它含有:(1)单片机子系统,它含有:微处理器;总地址译码电路,它的输入端与上述微处理器的地址信号输出端相连;地址锁存器,它的输入端与上述微处理器的地址信号输出端相连,它的控制信号输入端与上述微处理器输出的控制信号相连,它的输出端与上述微处理器的地址总线相连;通讯接口芯片,它的输入端分别与上述微处理器的地址、数据总线和输出的控制信号以及总地址译码电路的输出端相连,它的串行发送信号输出端与发送电平转换电路输入端相连,它的串行接收信号输入端与接收电平转换电路输出端相连;发送电平转换电路,它的输出端经过串行通讯电缆与成像计算机的ISA通讯接口卡的接收电平转换电路的输入端相连;接收电平转换电路,它的输入端经过串行通讯电缆与成像计算机的ISA通讯接口卡的发送电平转换电路的输出端相连;外扩RAM,它的输入端分别与上述微处理器的地址、数据总线和输出的控制信号以及总地址译码电路的输出端互连;(2)激励电路,它含有:从地址译码电路,它的输入端经过自定义总线接口板分别与单片机子系统的地址总线和控制信号以及总地址译码电路的输出相连;数据锁存电路,它的数据输入端经过自定义总线接口板与单片机子系统的数据总线相连,它的控制信号输入端分别与上述从地址译码电路的输出以及经过自定义总线接口板的与单片机子系统输出的控制信号相连;激励正弦信号发生电路,它的输入分别与上述数据锁存电路的输出和从地址译码电路的输出以及经过自定义总线接口板与单片机子系统输出的控制信号相连,它的输出与激励信号滤波放大电路的输入相连;激励信号滤波放大电路,它输出的激励信号经过总线接口板与所有信号调理电路的CMOS切换开关输入端互连;解调正弦信号发生电路,它的输入分别与上述数据锁存电路的输出和从地址译码电路的输出以及经过自定义总线接口板与单片机子系统输出的控制信号相连,它的输出与激励信号滤波放大电路的输入相连;解调信号滤波放大电路,它输出的解调信号经过总线接口板与所有信号调理电路的CMOS切换开关输入端互连;时钟信号发生电路,它的输出与上述激励正弦信号发生电路和解调正弦电路的输入互连;(3)敏感电极:它由在流体流动管道上沿管道径向周边均匀贴上的一圈电极构成,每个电极分别对应一个信号调理电路,各电极的输出与相应信号调理电路的CMOS切换开关的另一个输入端相连;(4)信号调理电路,它含有:通道选择电路,它的输入端经过总线接口板与单片机子系统的总译码电路的输出相连;信号调理译码电路,它的地址信号输入端通过总线接口板与单片机子系统的地址总线相连,它的控制信号输入端与上述通道选择电路的输出相连;控制信号锁存电路,它的数据信号输入经过总线接口板与单片机子系统的数据信号相连,它的控制信号输入端分别与上述信号调理译码电路的输出以及经过总线接口板与单片机子系统输出的控制信号相连;CMOS切换开关,它的一个输入端经过总线接口板与激励正弦信号发生电路的输出端相连,另一个输入端与该信号调理电路对应的电极互连,它的控制信号输入与上述控制信号锁存电路的输出相连;电容/电压变换电路,它的输入与上述CMOS切换开关的输出相连;交流放大电路,它的输入与上述电容/电压变换电路的输出相连;可变增益选择电路,它的输入与上述交流放大电路的输出相连,它的控制信号与上述控制信号锁存电路的输出相连;乘法解调电路,它的一路输入与上述可变增益选择电路的输出相连,另一路输入与经过总线接口板的解调正弦信号发生电路的输出相连;低通滤波电路,它的输入与上述乘法解调电路的输出相连;D/A高位数据锁存电路,它的数据输入端经过自定义总线接口板与单片机子系统的数据总线相连,它的控制信号分别与上述控制信号锁存电路的输出以及经过总线接口板与单片机子系统输出的控制信号相连;静态电容补偿D/A转换电路,它的数据输入端分别与上述D/A高位数据锁存电路的输出以及经过总线接口板与单片机子系统的数据总线相连,它的控制信号输入端分别与上述信号调理译码电路的输出以及经过总线接口板与单片机子系统输出的控制信号相连;差动放大电路,它的两个模拟输入端分别与上述低通滤波电路的输出端以及静态电容补偿D/A转换电路的输出端相连,它的控制信号输入端与上述控制信号锁存电路的输出相连;A/D转换电路,它的输入端和上述差动放大电路的输出端相连,它的控制信号输入端分别与上述信号调理译码电路的输出以及经过总线接口板与单片机子系统输出的控制信号相连;A/D数据锁存电路,它的输入与上述A/D转换电路的输出相连,它的输出经过总线接口板与单片机自系统的数据信号互连,它的控制信号输入与上述信号调理译码电路的输出以及经过总线接口板与单片机子系统输出的控制信号相连;(5)自定义总线接口板STD,上述微处理器通过该总线接口板分别与上述激励电路和信号调理电路互连;(6)ISA通讯接口卡,它含有:地址设定电路,它的输入来自通讯接口卡上的ISA地址手动设置跳线,输出端与地址比较电路的一路输入相连;地址比较电路,它的一路输入与上述地址设定电路的输出相连,另一路输入经ISA总线接口板与成像计算机的地址总线相连;ISA译码电路,数据信号输入端经过ISA总线接口板与成像计算机的地址总线相连,它的控制信号输入端分别与上述地址比较电路的输出以及经过ISA总线接口板与成像计算机输出的控制信号相连;控制锁存电路,它的数据输入端经过ISA总线接口板与成像计算机的数据总线相连,它的控制信号分别与上述ISA译码电路的输出以及经过ISA总线接口板与成像计算机输出的控制信号相连;通讯接口芯片,它的控制信号输入端分别与上述ISA译码电路和控制锁存电路的输出以及经过ISA总线接口板与成像计算机输出的控制信号相连,它的数据信号经过ISA总线接口板与成像计算机的数据总线互连,它的串行信号发送端与发送电平转换电路的输入相连,串行信号接收端与接收电平转换电路的输出相连;发送电平转换电路,它的输出通过串行通讯电缆与单片机子系统的接收电平转换电路的输入相连;接收电平转换电路,它的输入通过串行通讯电缆与单片机子系统的发送电平转换电路的输出相连;ISA总线接口板,上述成像计算机通过该总线接口板与上述地址比较电路、译码电路、通讯接口芯片互连。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410001163.8/,转载请声明来源钻瓜专利网。
- 上一篇:采用密码技术来防止网络游戏外挂的方法
- 下一篇:一种商品销售管理控制方法
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置