[发明专利]阻塞电路的增强相位抖动抗扰度的延迟锁定环路及其方法

摘要

一种DLL集成电路，包含至少一个延迟元件和控制电路，该至少一个延迟元件与内部时钟信号的产生相关联，该控制电路被构造成响应于第一时钟信号(CLK)对所述至少一个延迟元件的延迟进行周期性的调整。该控制电路还被构造成响应于检测CLK的过度抖动而阻塞对该至少一个延迟元件的延迟所进行的至少一个周期性的调整。该DLL可以被构造成响应于检测第一时钟信号(CLK)和根据内部时钟信号(ICLK)而产生的反馈时钟信号(FCLK)之间的过度相位差，而阻塞对内部时钟信号(ICLK)的相位所进行的至少一个周期性的调整。

主权项

1.一种集成电路器件，包括：至少一个延迟元件；和控制电路，被构造成响应于第一时钟信号而对所述至少一个延迟元件的延迟进行周期性的调整，并且还被构造成响应于检测所述第一时钟信号的过度抖动而阻塞对所述至少一个延迟元件的延迟所进行的至少一个周期性的调整。