[发明专利]半导体集成电路和集成电路卡无效
| 申请号： | 200410002495.8 | 申请日： | 2004-01-20 |
| 公开（公告）号： | CN1525487A | 公开（公告）日： | 2004-09-01 |
| 发明（设计）人： | 高泽义生;山田利夫;小泽信一;金井建男;加藤实;山内宏道;荒木俊祐 | 申请（专利权）人： | 株式会社瑞萨科技;日立超大规模集成电路系统株式会社 |
| 主分类号： | G11C11/4063 | 分类号： | G11C11/4063;G11C11/409;G11C7/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 待机状态下存储器中浪费的功耗被降低了而不降低从存储器读出数据的操作速度。半导体集成电路具有能够进入激活状态或待机状态的存储器，且存储器具有存储单元与之连接的位线和源线的电压发生电路。电压发生电路响应于从激活状态到待机状态转换的指令，使位线的电位和源线的电位彼此相等。电压发生电路响应于从待机状态到激活状态转换的指令，产生位线与源线之间的电位差。在待机状态中，位线的电位和源线的电位彼此相等。因此，在各个存储单元的源与漏之间不出现子阈值泄漏。在激活状态中，源线电位不变化。因此，不降低数据读出操作的速度。 | ||
| 搜索关键词： | 半导体 集成电路 集成 路卡 | ||
【主权项】：
1.一种半导体集成电路，它包括能够进入激活状态或待机状态的存储器，其中，所述存储器具有存储单元与之连接的用于位线和源线的电压发生电路，且所述电压发生电路响应于从所述激活状态到所述待机状态转换的指令，使所述位线的电位和所述源线的电位彼此相等，并响应于从所述待机状态到所述激活状态转换的指令，在所述位线与所述源线之间产生电位差。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技;日立超大规模集成电路系统株式会社，未经株式会社瑞萨科技;日立超大规模集成电路系统株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410002495.8/，转载请声明来源钻瓜专利网。
