[发明专利]半导体器件的制造方法无效
| 申请号： | 200410003372.6 | 申请日： | 2004-01-29 |
| 公开（公告）号： | CN1518090A | 公开（公告）日： | 2004-08-04 |
| 发明（设计）人： | 桥本广司;高田和彦 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | H01L21/76 | 分类号： | H01L21/76;H01L21/8234 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 李辉 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种制造半导体器件的方法，该方法能够提高器件隔离膜的器件隔离能力，并能够有效地形成具有不同膜厚的栅绝缘膜。该方法可以用于制造具有嵌入逻辑元件的非易失性存储器的半导体器件。作为一个实施例，在硅衬底上形成衬底保护膜，然后在闪存单元区域中形成氧化膜，同时由衬底保护膜覆盖逻辑区域。接下来，在逻辑区域中，在逻辑区域的厚膜区域中形成中间氧化膜，同时由衬底保护膜覆盖逻辑区域的薄膜区域。接着，去除逻辑区域的薄膜区域中的衬底保护膜，并在其中形成氧化膜。同时，再次氧化已在厚膜区域中形成的氧化膜，这就在厚膜区域中形成了更厚的氧化膜。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
1.一种制造半导体器件的方法，该半导体器件包含形成在衬底的第一区域和第二区域中的具有不同功能的多个元件，该方法包括以下步骤：利用覆盖该第一区域和该第二区域的第一掩膜图案在该衬底上形成器件隔离膜；在使用第二掩膜图案覆盖该第一区域的同时，在该第二区域中形成第一绝缘膜；以及从该第一区域去除该第二掩膜图案，并在该第一区域中形成比该第一绝缘膜厚的第二绝缘膜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410003372.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
