[发明专利]闪速存储器阵列无效
| 申请号： | 200410003391.9 | 申请日： | 1998-09-16 |
| 公开（公告）号： | CN1560870A | 公开（公告）日： | 2005-01-05 |
| 发明（设计）人： | 林天乐;沈秉尧 | 申请（专利权）人： | 积忆科技股份有限公司 |
| 主分类号： | G11C16/02 | 分类号： | G11C16/02;G11C16/06;G11C13/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 王忠忠 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种新型闪速存储器阵列具有存储器单元(41a，40b)的阵列，每个存储器单元是具有多个端子的浮栅存储器晶体管。该存储器单元(40a，40b)配置成多行和多列，用字线连接相同行中的存储器单元。行解码器(44)位于靠近一侧存储器阵列并连接到多个字线，用于接收地址信号和用于提供低电压信号。多个编程线(D0－D7)连接到阵列的多行存储器单元(41a，41b)，一个编程线连接到相同行中的存储器单元。该多个编程线(D0－D7)与多个字线成直线但空间分开，并且仅仅伸展到行解码器(44)。高电压发生电路(100)位于靠近阵列的另一侧，即相对的一侧，并且被连接到多个编程线(D0－D7)，用于接收地址信号和用于在此响应给多个编程线提供高电压信号。 | ||
| 搜索关键词： | 存储器 阵列 | ||
【主权项】：
1.一种存储器阵列，包括：配置成多行和多列的非易失性存储器单元的阵列，同时每个存储器单元包括具有多个端子的浮栅存储器晶体管，其中所述存储器晶体管是至少具有第一和第二端子的类型，其中在擦除期间，擦除电压施加到所述第一和第二端子，并且其中在编程期间，编程电压施加到所述第一和第二端子；多个第一线，每个都连接到相同行中存储器单元的第一端子；多个第二线，每个都连接到相同行中存储器单元的第二端子；存储器单元的所述阵列配置成多组，同时每组包括多行的存储器单元；用于产生所述擦除电压的第一电路；用于产生所述编程电压的第二电路；和解码电路，用于接收地址信号和用于将所述擦除电压或编程电压提供给选择组的所述第一和第二线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于积忆科技股份有限公司，未经积忆科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410003391.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种弹簧卡头的定距块和弹簧卡头
- 下一篇：氢化铝锂的制备方法
