[发明专利]冗余电路和使用该冗余电路的半导体设备无效

专利信息
申请号: 200410004178.X 申请日: 2004-02-13
公开(公告)号: CN1542849A 公开(公告)日: 2004-11-03
发明(设计)人: 难波靖弘;渡部博士 申请(专利权)人: 尔必达存储器株式会社
主分类号: G11C11/401 分类号: G11C11/401;G11C29/00
代理公司: 中原信达知识产权代理有限责任公司 代理人: 陆弋;钟强
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 冗余控制电路包含冗余译码器(4)和译码器抑制器电路(6)。冗余译码器包含对应于被预先激活的多个确定信号(43)的多个熔丝电路,并且多个熔丝电路中的每一个都包含多个熔丝部分,而且每一个熔丝部分都包含一个熔丝。译码器抑制器电路在多个确定信号中的至少一个有效时生成抑制器信号,并且在第一校验方式下把抑制器信号输出给一个外部设备。在第一校验方式下根据第一控制信号和第一地址的第一地址位选择多个熔丝电路中的一个,并且对应于未被选择的熔丝电路的确定信号被去激活。在第一校验方式下,根据所选择的熔丝电路的多个熔丝部分中特定一个的熔丝是否被切断,该特定熔丝部分去激活对应于所选择的熔丝电路的确定信号,并且所选熔丝电路中的多个熔丝部分中除该特定熔丝部分以外的每一个不去激活确定信号。
搜索关键词: 冗余 电路 使用 半导体设备
【主权项】:
1.一种冗余控制电路,包含:冗余译码器,其包含对应于被预先激活的多个确定信号的多个熔丝电路,其中所述多个熔丝电路中的每一个都包含多个熔丝部分,而且每一个所述熔丝部分都包含一个熔丝;以及译码器抑制器电路,其在所述多个确定信号中的至少一个有效时生成抑制器信号,在第一校验方式下所述抑制器信号被输出给一外部设备,其中,在所述第一校验方式下,根据第一控制信号和第一地址的第一地址位选择所述多个熔丝电路中的一个,并且对应于未被选择的熔丝电路的所述确定信号被去激活,以及在所述第一校验方式下,根据所述选择的熔丝电路的所述多个熔丝部分中特定一个中的所述熔丝是否被切断,所述特定熔丝部分去激活对应于所述选择的熔丝电路的所述确定信号,并且所述选择的熔丝电路的所述多个熔丝部分中除所述特定熔丝部分以外的每一个都不去激活所述确定信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于尔必达存储器株式会社,未经尔必达存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200410004178.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top