[发明专利]封装基板和倒装型半导体器件无效
| 申请号： | 200410004428.X | 申请日： | 2004-02-19 |
| 公开（公告）号： | CN1523664A | 公开（公告）日： | 2004-08-25 |
| 发明（设计）人： | 杉崎吉昭;池边宽 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L23/12 | 分类号： | H01L23/12 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 陈海红;段承恩 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供提高了封装后的成品率的封装基板和倒装型半导体器件。以倒装方式连接了以低热膨胀的金属为核心并在其两面上层叠了叠加布线层的封装基板9与半导体芯片1，在金属核心中形成了多个贯通孔或狭缝。尽管对于在封装基板9的表面上形成的与安装基板6的连接端子来说，在金属核心与安装基板6之间存在热膨胀率的差别，但利用在金属核心中形成了的多个贯通孔或狭缝减少了其约束力。此外，另一方面，由于金属核心是低热膨胀的，故与半导体芯片1之间的热膨胀率差小，对倒装连接凸点3或半导体芯片1表面施加的压力也非常小。此外，本发明提供以低热膨胀的金属为核心并在其两面上层叠了叠加布线层的封装基板9。 | ||
| 搜索关键词： | 封装 倒装 半导体器件 | ||
【主权项】：
1.一种封装基板，其特征在于：具备：具有多个贯通孔的低热膨胀率基板；在上述低热膨胀率基板的两面上以层叠方式形成的树脂绝缘层；进而在上述低热膨胀率基板的两面中并在上述树脂绝缘层上以层叠方式形成的叠加布线层；以及在上述低热膨胀率基板上形成的半导体芯片安装区，在从上述低热膨胀率基板的中心起用直线连结了外周上的任意的点时，在该直线上的上述低热膨胀率基板上必定存在上述贯通孔。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410004428.X/，转载请声明来源钻瓜专利网。
- 上一篇：双极型集成电路设计中的版图/电路提取方法
- 下一篇：半导体装置及其制造方法
