[发明专利]半导体电路装置以及该电路仿真方法

摘要

一种半导体电路装置及其电路仿真方法，在半导体电路装置的N阱(2)中设置由沟槽分离(Ris)包围的PMIS用活性区域(Rtp)，而在P阱(3)中设置由沟槽分离(Ris)包围的NMIS用活性区域(Rtn)。在各活性区域(Rtp、Rtn)中，分别设置有P沟道型或者N沟道型的栅极(7、9)。NMIS用活性区域(Rtn)和PMIS用活性区域(Rtp)之间在Y方向上的间隔(Dpn)按照实质上为一定值进行布局。这样，从沟槽分离(Ris)施加到栅极下方的沟道区域的沟槽分离应力，对各晶体管被均等化，从而提高了电路仿真的精度。

主权项

1.一种半导体电路装置，包括在由沟槽分离包围的多个活性区域上设置有MIS型晶体管的单元，其特征在于，所述单元包括：设置有至少一个P沟道型晶体管的栅极，并在沟道长度方向排列的多个PMIS用活性区域；和设置有至少一个N沟道型晶体管的栅极，并在沟道长度方向排列的多个NMIS用活性区域；所述多个PMIS用活性区域和所述多个NMIS用活性区域，在沟道宽度方向上对向配置；所述多个PMIS用活性区域以及所述多个NMIS用活性区域的至少任一方活性区域，按照与另一方的活性区域对向一侧的端部实质上位于1条直线上那样进行设计。