[发明专利]应用于射频收发器的分频器无效
| 申请号： | 200410007448.2 | 申请日： | 2004-03-04 |
| 公开（公告）号： | CN1523764A | 公开（公告）日： | 2004-08-25 |
| 发明（设计）人： | 陈淳杰;林志峰 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | H03L7/085 | 分类号： | H03L7/085;H03K21/00 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 蒲迈文;黄小临 |
| 地址： | 台湾省*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种分频器，用于将一时钟信号的频率除以一奇数除数，包含一用于锁存信号的触发器列结，所述触发器数目与该除数相同。该分频器亦包含一具有二输入点和一输出点的异或门，一输入点电连接至该时钟信号，另一输入点电连接至最后一个触发器的反向输出点，且该异或门的输出点电连接至该触发器列结中奇数个触发器的时钟输入点。该分频器还包含一反向器，该反向器的输入点电连接至该异或门的输出点，该反向器的输出点电连接至该触发器列结中偶数个触发器的时钟输入点。 | ||
| 搜索关键词： | 应用于 射频 收发 分频器 | ||
【主权项】：
1.一种分频器，用于将一时钟信号的频率除以一奇数除数，该分频器包含有：一触发器列结，包含有用于锁存信号的多个触发器，所述触发器的数目与该除数相同，各该触发器包含有一数据输入点，一时钟输入点，一第一输出点，以及一输出逻辑信号互补于该第一输出点所输出的逻辑信号的第二输出点，除了最后一个触发器之外，各该触发器的第一输出点电连接至下一个触发器的数据输入点，该最后一个触发器的第二输出点电连接至第一个触发器的数据输入点；一异或门，包含有二输入点及一输出点，该异或门的一输入点电连接至该时钟信号，该异或门的另一输入点电连接至该最后一个触发器的第二输出点，该异或门的输出点电连接至该触发器列结中奇数个触发器的时钟输入点；以及一反向器，包含有一输入点及一输出点，用于将该反向器的输入点所输入的信号反向，该反向器的输入点电连接至该异或门的输出点，该反向器的输出点电连接至该触发器列结中偶数个触发器的时钟输入点；其中该最后一个触发器的第一输出点所输出的信号频率等于该时钟信号频率除以该除数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410007448.2/，转载请声明来源钻瓜专利网。
