[发明专利]半导体存储电路

摘要

一种半导体存储电路，不会相应DRAM数据读出的高速化而增大功耗及芯片面积。每当数据读出，将位线对(BL、BLX)预充电到GND电平，用电压VDD充电伪单元(14)。之后，激活字线(WL)和伪字线(DWL)，一旦各电位上升存取晶体管(111、141)的阈值电压，则立即将主电容器(121)和伪电容器(143)电连接到位线，开始数据读出。这样产生的位线间的电位差由读出放大器(12)检测、放大，读出数据。这里，伪电容器(143)的静电电容为主电容器(112)的大致一半。因此，可以电压VDD进行伪电容器(143)的预充电。

主权项

1、一种半导体存储电路，其特征在于：具备存储器单元，该存储器单元具有：存储对应于存储数据的电荷的第1电容器；和栅极连接于字线，源极/漏极的一方连接于第1位线，源极/漏极的另一方连接于所述第1电容器的第1晶体管；伪单元，该伪单元具有：静电电容比所述第1电容器小的第2电容器；栅极连接于伪字线，源极/漏极的一方连接于第2位线，源极/漏极的另一方连接于所述第2电容器的第2晶体管；和当所述伪字线非激活时，对应于预充电信号，将所述第2电容器电连接于提供第1电压的电压线上的第3晶体管；预充电电路，当所述字线和伪字线非激活时，将所述第1和第2位线预充电到第2电压；和读出放大器，当所述字线和伪字线激活、所述第1和第2电容器分别电连接于所述第1和第2位线时，检测所述第1位线与所述第2位线之间产生的电位差，将所述第1和第2位线的电压放大到所述第1和第2电压或所述第2和第1电压，所述字线和伪字线从非激活电压电平到激活电压电平的转变都是从所述第2电压朝向所述第1电压的方向。