[发明专利]形成布线结构的方法和半导体器件有效
申请号: | 200410012028.3 | 申请日: | 2004-09-28 |
公开(公告)号: | CN1667811A | 公开(公告)日: | 2005-09-14 |
发明(设计)人: | 酒井久弥;清水纪嘉 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/52 |
代理公司: | 隆天国际知识产权代理有限公司 | 代理人: | 郑特强;经志强 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供形成布线结构的方法和半导体器件。通过优化作为分别适用于通孔和布线沟槽的阻挡金属膜的成膜模式,获得微型化布线结构,其中在此采用溅射工艺,其具体为用于在通孔上形成阻挡金属膜的多步骤溅射工艺,以及用于在布线沟槽上形成阻挡金属膜的单步骤、低功率溅射工艺,由此实现改进的电特性如通孔电阻以及布线电阻,以及改进的布线可靠性如铜填充特性和电迁移电阻。 | ||
搜索关键词: | 形成 布线 结构 方法 半导体器件 | ||
【主权项】:
1、一种形成布线结构的方法,包括如下步骤:在一衬底上的一第一绝缘膜中形成一连接孔;在一第一成膜模式下,在所述第一绝缘膜上形成一第一下层膜以覆盖所述连接孔的内壁表面;用一第一导电材料填充所述连接孔,同时所述第一下层膜置于该第一导电材料下面;除去在所述第一绝缘膜上的所述第一导电材料和所述第一下层膜,以仅在所述连接孔中留下所述第一导电材料;形成一第二绝缘膜以覆盖所述第一导电材料的顶表面;在所述第二绝缘膜中形成一沟槽以露出所述第一导电材料的该顶表面;在与所述第一成膜模式不同的一第二成膜模式下,在所述第二绝缘膜上形成一第二下层膜以覆盖所述沟槽的内壁表面;以及用一第二导电材料填充所述沟槽,同时所述第二下层膜置于该第二导电材料下面。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410012028.3/,转载请声明来源钻瓜专利网。
- 上一篇:显示设备
- 下一篇:具有一个金属基板或塑料基板的橡胶布
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造