[发明专利]具有高效取模寻址单元的数字信号处理器

摘要

一种具有高效取模寻址单元的数字信号处理器，在地址产生单元内设置的取模寻址单元包括基址寄存器组，变址寄存器组，模数寄存器组，全加器，进位保留加法器和数据选择器，基址寄存器，变址寄存器和模数寄存器接受从有效地址准备单元传来的数据信息，基址寄存器和变址寄存器的值分别输入到一个全加器和进位保留加法器，同时模数寄存器的值也输入到该进位保留加法器，进位保留加法器的两个输出作为中间结果又输入到另一个全加器，同时该加法器的进位输出端连到数据选择器上，来选择两个加法器的输出结果。本发明使得数字信号处理器取模单元的时延降低，同时由于省去了复杂的比较器而减少了芯片面积，提高了芯片的性能，增加了它的性价比。

主权项

1、一种具有高效取模寻址单元的数字信号处理器，包括地址产生单元、指令译码单元、程序控制单元、算术运算单元，其特征在于在地址产生单元内设置了取模寻址单元，主要包括基址寄存器组，变址寄存器组，模数寄存器组，全加器，进位保留加法器和数据选择器，基址寄存器组的输出总线，变址寄存器组的输出总线，和模数寄存器组的输出总线分别接到进位保留加法器的输入端，进位保留加法器的输出端接入到全加器A，全加器A的进位输入线接到高电平，同时它的进位输出端作为选择信号接到数据选择器的控制信号输入端，该数据选择器的输入端接在全加器A和全加器B的输出总线上，其中全加器B的输入端接在基址寄存器组的输出总线和变址寄存器组的输出总线上，基址寄存器组、变址寄存器组和模数寄存器组的输入端与有效地址准备单元相连。