[发明专利]一种时钟网络布线的曼哈顿平面化切割线生成方法无效
申请号: | 200410016351.8 | 申请日: | 2004-02-16 |
公开(公告)号: | CN1560915A | 公开(公告)日: | 2005-01-05 |
发明(设计)人: | 卢婷婷;赵文庆 | 申请(专利权)人: | 复旦大学 |
主分类号: | H01L21/70 | 分类号: | H01L21/70;G06F17/50 |
代理公司: | 上海正旦专利代理有限公司 | 代理人: | 陆飞;盛志范 |
地址: | 20043*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明为一种适用于斜线划分的时钟网络布线的曼哈顿平面化切割线的生成方法。该方法把欧几里得平面上的连线转化到曼哈顿平面上,获得平面化的时钟树,构成切割线布线通道网络。本发明通用性强,可根据输入产生输出自动进行,算法简约而严密。 | ||
搜索关键词: | 一种 时钟 网络 布线 曼哈顿 平面化 切割 生成 方法 | ||
【主权项】:
1、一种时钟网络布线的曼哈顿平面化的切割线生成方法,设z为平面上给定的n个点的集合,其拓扑结构为T,已知这些点的某个欧几里得连接方式Y,将Y转换成曼哈顿平面上这n个点的连接X,使得这种连接X满足以下条件:保持Z的拓扑结构T不变,保证X得平面化;其特征在于以一棵子树来说,其具体步骤如下:步骤1:基本切割线的生成确定本层切割线的基本方向:
Cd(0)为初始切割线的方向,设定为垂直或者水平,CdM(S)和CdN(S)为从本层子树的父节点S引向左右两个子节点M和N的切割线方向,取上层切割线方向CdS(S-1)的正交方向为本层切割线方向,并根据切割线方向引曼氏连线到基本子树的子节点;步骤2:根据障碍区确定可布线区域(a)障碍区归类:根据障碍区的顶点在布线区域中的分布情况,将障碍按照水平和垂直分布归类,同时我们得到相应虚实顶点的分布情况;(b)障碍区合并:将所有的相同类型的障碍区域的边界合并起来,得到所有垂直障碍区域的集合即最大垂直障碍区VON(S)和所有水平障碍区域的集合即最大水平障碍区HON(S);(c)可布线区域的生成:根据垂直和水平障碍区域的相交情况:1)不相交,2)虚实顶点互交3)虚顶点互交三种情况应用可布线区域的生成规则:规则1:当垂直和水平障碍区域不相交的时候,由垂直和水平障碍区域的边界构成的多边形就是可布线区域;规则2:如果有且只有一个为虚顶点,保持相交点为实顶点的障碍区边界,将公共障碍区和实顶点相邻的两条边按照一定宽度D拓展和虚定点的两条邻边重新构成一个矩形区域,在相交点为虚定点的障碍区中去除此部分得到新的障碍区边界;规则3:如果两个相交点都是虚顶点,选定其中一个到本障碍区所属布线区距离最小的虚顶点,对这个顶点所在障碍区进行调整,调整方法如法则2种所述,其中实顶点用另一虚顶点代替。如前所述在此合并得到新的调整后的水平和垂直障碍区;通过上述规则1,2,3的反复运用,就可以找到所要求的曼哈顿平面直线所在的通路,根据此通路调整基本切割线就得到最终切割线;步骤3:切割线连通每一层的下层切割线完成并返回到本层后,判断两层切割线是否相连,如果不相连,则扩展本层切割线,使得相邻两层切割线相连通,使最终的切割线成为一个连通的布线网络通道。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于复旦大学,未经复旦大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410016351.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造