[发明专利]一种基于核估计的集成电路成品率测定方法

摘要

本发明涉及一种基于核估计的集成电路成品率测定方法，利用基于非参数统计的成品率分析方法找出成品率对应的边界，将所有参数样本点划分成两部分，其中一部分为闭合区域内部的点，在基于非参数统计的成品率分析测定方法中假定这些点为全部为合格点，相应的，另一部分为闭合区域外部的点，我们假定这些点全部为不合格点。利用密度估计方法在所有合格点中寻找与所有不合格点的概率密度，即计算合格点中的某一点在不合格点中的密度，最小的点作为的优化参数点。本发明优点是：得出的设计参数值作为设计参数不仅可以使设计具有较高的成品率，而且它使得各个参数具有较大的容差，从而可使电路具有较好稳定性。

主权项

1、一种基于核估计的集成电路成品率测定方法，其特征在于：其主要步骤如下：1)、数据整理：根据所需的数据来源，产生测量数据或参数模型数据；2)、随机组合，形成若干参数向量：在假定各个参数相互独立的前提下，对各参数的样本值进行随机组合，在多维参数空间里形成若干参数向量，即在多维空间里的参数样本点；3)、密度估计：利用核估计法对样本点进行密度估计，核估计法的核函数Φ及窗宽h有多种，采用的公式为：$f\left(x\right)=1/2\mathrm{nh}*\underset{i=1}{\overset{n}{\Sigma }}\Phi ((x-x_i)/h)$ 其中：n为样本点个数，h为窗宽，h＝0.9*min(δ，IRQ/1.34)*n-1/5；δ为均方差；IRQ为前四分位点与后四分位点之差；xi为样本点值；Φ(μ)为标准正态分布函数；该公式为一维公式，可将该公式在多维空间内进行的拓展，假定各参数分布是独立的，推导出多维公式为：$f\left(x_j\right)=1/2^{m}n\underset{k=1}{\overset{m}{\Pi }}{h}_k*\underset{i=b}{\overset{n}{\Sigma }}\underset{j=1}{\overset{m}{\Pi }}\phi ((x_{\mathrm{jk}}-x_{\mathrm{ik}})/h_k)$ b为分界点的位置，j＝1……b-1；i＝b……n；m为参数个数；n为样本点个数；hk为第k个参数的窗宽4)、排序：按照密度值由大到小，对参数空间里所有样本点进行排序，根据样本点在序列中的位置确定候选边界点；5)、找出侯选边界点：在选取边界点时我们采取了过取样，将过取样得到样本点作为候选边界点；根据用户指定的目标成品率，对样本点序列进行划分，分界位置CB＝n*U，U为用户指定成品率，n为样本点的个数；选取分界点左边相邻的若干点作为侯选边界点，侯选边界点的个数C≤nUR/100，其中R为经验值，取值范围在0.35左右；6)、边界点筛选：在侯选边界点中寻找一组相互距离较远的样本点作为边界点；具体步骤是：首先，从聚集在一块的点中选取一个点作为边界点，如果选取的点的个数未达到要求的边界点的个数，则在剩余的点中选取在侯选边界点中核估计密度最小点作为边界点，直至达到要求的边界点个数；7)、全电路仿真：将选出边界点进行全电路仿真，设一个阈值β，当进行全电路仿真的边界点的通过率达到β时，即可认定达到了指定成品率，β的取值应根据电路的实际情况及经验而定，一般为0.9至1.0。