[发明专利]半导体衬底及其制造方法、半导体器件及其制造方法无效
| 申请号： | 200410029428.5 | 申请日： | 2004-03-17 |
| 公开（公告）号： | CN1531014A | 公开（公告）日： | 2004-09-22 |
| 发明（设计）人： | 永野元;宫野清孝;水岛一郎 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 段承恩;陈海红 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供具备SOI区具有对邻接的非SOI区(体区)的充分的吸杂能力，而且，体区(元件可形成区)未变窄的优质的部分SOI结构的半导体衬底。其解决方案是将半导体衬底11所具备的第1单晶硅层(3)的一个主面被覆起来地设置作为绝缘层的SiO2膜(4)。将单晶硅层(5)的未被SiO2膜(4)被覆起来的区域和与该区域邻接的SiO2膜(4)的边缘部被覆起来地部分地设置第2单晶硅层(5)。此外，在SiO2膜(4)上边设置作为非单晶硅层的多晶硅层(6)。多晶硅层(6)被设置为使得其与单晶硅层(5)之间的界面位于SiO2膜(4)的上方。 | ||
| 搜索关键词： | 半导体 衬底 及其 制造 方法 半导体器件 | ||
【主权项】：
1.一种半导体衬底，其特征在于具备：第1单晶硅层；将该第1单晶硅层的一个主面部分地被覆起来地设置的绝缘层；在上述第1单晶硅层的未用上述绝缘层被覆起来的区域，和与该区域邻接的上述绝缘层的边缘部被覆起来地设置的第2单晶硅层；在上述绝缘层上设置的非单晶硅层，上述第2单晶硅层与上述非单晶硅层之间的界面，位于上述绝缘层上边。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410029428.5/，转载请声明来源钻瓜专利网。
- 上一篇：以电化学机械研磨法进行基材平坦化
- 下一篇：货物集装箱
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
