[发明专利]绝缘栅型半导体器件有效
| 申请号： | 200410033529.X | 申请日： | 2004-04-06 |
| 公开（公告）号： | CN1536680A | 公开（公告）日： | 2004-10-13 |
| 发明（设计）人： | 斋藤涉;大村一郎;相田聪 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 胡建新 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种绝缘栅型半导体器件，其最主要特征在于在功率MOSFET中，可以高速并且抑制开关噪声。例如，在与p基极层(12a)和n+源极层(13a)分别相邻的n－漂移层(11)的表面部分上，成方格状地形成沟槽型结构的栅极电极(24a)。然后，在与该栅极电极(24a)的第1电极部(24a－1)分别交叉的第2电极部(24a－2)所对应的上述n－漂移层(11)的界面上，形成与上述p基极层(12a)连接且有比上述p基极层(12a)低的杂质浓度的p层(14B)的结构。 | ||
| 搜索关键词： | 绝缘 半导体器件 | ||
【主权项】：
1.一种绝缘栅型半导体器件，其特征在于，它包括：第1导电型的第1半导体层；多个第2导电型的第2半导体层，选择性形成在所述第1导电型的第1半导体层的表面部分上；至少一个第1导电型的第3半导体层，分别选择性形成在所述多个第2导电型的第2半导体层的表面部分上；多个第1主电极，分别连接到所述多个第2导电型的第2半导体层和所述至少一个的第1导电型的第3半导体层；第4半导体层，形成在所述第1导电型的第1半导体层的背面侧上；连接到所述第4半导体层的第2主电极；具有沟槽型结构的控制电极，分别相邻于所述多个第2导电型的第2半导体层和所述至少一个第1导电型的第3半导体层，在所述第1导电型的第1半导体层的表面部分上，隔着栅绝缘膜形成方格状；以及多个第2导电型的第5半导体层，在沿所述控制电极的第1方向设置的多个第1控制电极部上分别交叉，与沿第2方向分别设置的多个第2控制电极部相接，分别设置在所述第1导电型的第1半导体层的界面上，与所述多个第2导电型的第2半导体层的至少一个连接，具有比所述多个第2导电型的第2半导体层低的杂质浓度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410033529.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
