[发明专利]多层半导体晶片结构

摘要

一种多层半导体晶片结构，定义有闲置区域，其为限制测试键设置的区域，第一切割道与第二切割道为定义一芯片的转角点，且第一切割道与第二切割道为一多层结构，且多层结构中的至少一层为低介电常数的介电层。一闲置区域为定义于该第一切割道上，且该闲置区域的面积A₁以下列公式定义：A₁＝D₁×S₁，其中D₁代表自该芯片的转角点起朝向该芯片的主要区域且沿该第一切割道延伸的距离，S₁代表该第一切割道的宽度。另一闲置区域定义于该第一切割道与该第二切割道的交错处，且该闲置区域的面积A_s以下列公式定义：A_s＝S₁×S₂，其中S₂代表该第二切割道的宽度。

主权项

1、一种多层半导体晶片结构，用以定义制作于其上的复数个芯片，其特征在于，该晶片结构包含有：一第一切割道，其具有一选择的宽度，且沿一第一方向延伸，且邻近于该复数个芯片之一第一芯片；一第二切割道，其具有一选择的宽度，且沿一第二方向延伸，且邻近于该第一芯片，其中该第二切割道与该第一切割道交错于该第一芯片之一转角点；以及至少一闲置区域，定义于该第一切割道与该第二切割道之中至少一个之上，其中一测试键被限制设置于该闲置区域内。