[发明专利]半导体集成电路器件的制造方法

摘要

本发明公开了一种半导体集成电路器件的制造方法。在将以Cu为主要成分的导电膜埋入在绝缘膜上形成的布线沟内而形成埋入布线的工序中，使埋入布线的高度保持在一定的范围内而与布线沟的宽度和密度无关。在形成埋入布线23时，在CMP处理时，当对由Ta膜构成的阻挡导体膜23A进行研磨时，作为研磨液，采用使由氧化硅膜构成的下层的绝缘膜20的研磨速度对阻挡导体膜23A的研磨速度之比约为小于或等于1/20的研磨剂，作为研磨盘，采用所含有的气泡通过非均匀发泡形成、且其直径约为大于或等于150μm、密度约为0.4g/cm³～0.6g/cm³左右、依据JIS K 6253的E型硬度计的硬度为大于或等于75度的由聚氨酯形成的研磨盘。

主权项

1.一种半导体集成电路器件的制造方法，其特征在于：包括(a)在半导体衬底上形成绝缘膜的步骤；(b)对上述绝缘膜进行刻蚀形成沟部的步骤；(c)在包含上述沟部的内部的上述绝缘膜的表面形成第1导电膜的步骤；(d)在包含上述沟部的内部的上述第1导电膜的表面，形成埋入上述沟部、研磨速度比上述第1导电膜快的第2导电膜的步骤；(e)用第1研磨盘对上述沟部的外部的上述第2导电膜进行化学和机械研磨，并将上述第2导电膜保留在上述沟部的内部的步骤；(f)通过用第2研磨盘对上述沟部的外部的上述第1导电膜进行化学和机械研磨并将上述第1导电膜保留在上述沟部的内部，形成布线的步骤；上述第1研磨盘和上述第2研磨盘分别含有气泡，上述第2研磨盘所含有的上述气泡的直径，大于上述第1研磨盘所含有的上述气泡的直径。