[发明专利]具有空腔的电子器件及其制造方法无效
申请号: | 200410039913.0 | 申请日: | 2004-03-10 |
公开(公告)号: | CN1532901A | 公开(公告)日: | 2004-09-29 |
发明(设计)人: | R·艾格纳;A·奥布格;F·戴彻;G·埃赫勒;A·梅克斯;H·特尤斯;M·维伯 | 申请(专利权)人: | 因芬尼昂技术股份公司 |
主分类号: | H01L21/50 | 分类号: | H01L21/50;H03H3/00;H03H9/25 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 梁永 |
地址: | 联邦德*** | 国省代码: | 德国;DE |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明关于具有一半导体芯片之一电子器件与其制造方法。在此例中,半导体芯片(4)之顶面(7)具有电路结构(5),其形成一空腔(2)之底部区域,每一个空腔(2)被一塑料制的空腔架构(8)所围绕且具有半导体材料所制之一空腔覆盖物(2)。 | ||
搜索关键词: | 具有 空腔 电子器件 及其 制造 方法 | ||
【主权项】:
1.制造具空腔(2)之电子器件(1)于一半导体芯片(4)上之一表面区域(3)之方法,包括-提供一具有半导体芯片位置之半导体晶圆,其具有被提供具有空腔(2)于预定之表面区域(3)中之电路结构(5),-施加一以图样化之塑料层(6)至该半导体晶圆上,具有该被提供具有空腔(2)而无填充且具有空腔架构(8)之组成之电路结构(5)之顶面,-施加一第一粘着膜(9)到该半导体晶圆之背面,且预先交叉连接该粘着膜(9),-分开该半导体晶圆为第一半导体芯片(4),具有粘附之粘着膜(9),-施加该半导体芯片(4)到一金属架以形成具有半导体芯片(4)之粘着键合之无平坦导体壳体且固化该粘着膜(9)于该半导体芯片(4)之背面(19)上,-制造键合连接(11)于半导体芯片(4)顶面(7)上之接点区域(12)以及该金属架之外部接点(14)之内侧区域(13)之间,-以半导体芯片(15)覆盖该空腔架构(8),其具有一粘着膜(17)于他们的背面(16),-封装该半导体芯片(4)于一塑料壳体组成(18)中,-分开该金属架为个别的电子器件(1)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司,未经因芬尼昂技术股份公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410039913.0/,转载请声明来源钻瓜专利网。
- 上一篇:废热利用系统
- 下一篇:无线通信终端及其控制方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造