[发明专利]内建自行测试系统及方法有效
| 申请号： | 200410043526.4 | 申请日： | 2004-05-12 |
| 公开（公告）号： | CN1551225A | 公开（公告）日： | 2004-12-01 |
| 发明（设计）人： | T·博赫勒;J·V·达萨帕;王力 | 申请（专利权）人： | 因芬尼昂技术北美公司;国际商业机器公司 |
| 主分类号： | G11C7/24 | 分类号： | G11C7/24 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 陈景峻 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 外部测试装置系被使用以仿造一内部BIST测试，因此使获取或产生详细测试结果为可能。通过在测试时间实时仿真BIST测试序列，外部测试器可能监控自BIST之一输出且决定失败发生的确实位置。外部测试器可能产生一位失败映像指示是否每一内存位置通过或未通过BIST测试。 | ||
| 搜索关键词： | 自行 测试 系统 方法 | ||
【主权项】：
1.一测试系统用以测试在一半导体芯片上具有内建自行测试(BIST)对应的一埋入内存核心，该测试系统包含：该半导体芯片上一仿造的测试程序具有一控制接口用以初始化以及计时该BIST对应；一地址产生器用以在埋入内存核心的内建自行测试期间产生对应由该BIST对应所产生一第二地址序列的第一地址序列，其中该地址产生器自该仿造的测试程序接收计时信息以使该第一地址序列与该第二地址序列同步；以及数据输入节点用以在该埋入内存核心之内建自行测试期间从该BIST对应接收数据输出总线信号，其中该数据输出总线信号指示是否个别的内存单元之内建自身测试失败，且其中该测试系统被适应于关于一特定的内存单元失败与该地址产生器所产生的一对应地址。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术北美公司;国际商业机器公司，未经因芬尼昂技术北美公司;国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410043526.4/，转载请声明来源钻瓜专利网。
