[发明专利]静电放电保护电路

摘要

本发明提供一种静电放电保护电路，其包含一半导体衬底、三设置于该半导体衬底上的第一、第二及第三P型阱，该第一P型阱上设置有一第一P⁺渗杂区及一第一N⁺渗杂区，该第一P⁺渗杂区及该第一N⁺渗杂区接地，该第二P型阱上设置有一第二P⁺渗杂区及一第二N⁺渗杂区，该第二P⁺渗杂区及该第二N⁺渗杂区连接于电源供应电压V_DD，该第三P型阱上设置有一第三N⁺渗杂区、一第三P⁺渗杂区、及一第四N⁺渗杂区，该第三N⁺渗杂区、该第三P⁺渗杂区及第四N⁺渗杂区用来输出入信号。

主权项

1.一种静电放电保护电路，其包含：一半导体衬底；一第一P型阱，设置于该半导体衬底上，该第一P型阱上设置有一第一P+渗杂区及一第一N+渗杂区，该第一P+渗杂区及该第一N+渗杂区接地；一第二P型阱，设置于该半导体衬底上，该第二P型阱上设置有一第二P+渗杂区及一第二N+渗杂区，该第二P+渗杂区及该第二N+渗杂区连接于电压供应电压；以及一第三P型阱，设置于该半导体衬底上，该第三P型阱上设置有一第三N+渗杂区、一第三P+渗杂区、及一第四N+渗杂区，该第三N+渗杂区、该第三P+渗杂区及第四N+渗杂区用来输出入信号。