[发明专利]半导体集成电路

摘要

本发明提供半导体集成电路，对于有限的存储资源或者地址资源的分配易于具有灵活性。与PCI总线连接的半导体集成电路具有配置寄存器，依据其中的基地址寄存器(30)的可读写区域(Fv)的大小，来决定该半导体集成电路所分配的地址空间的大小。采用屏蔽电路(31)改变基地址寄存器的可读写区域的大小。可以根据由屏蔽信号指定的屏蔽比特数，可变地设定本地地址空间的大小。例如在使用多个PCI器件的情况，可以选择地减小分配给各器件的存储空间，能够将有限的资源分配给多个PCI器件，与系统构建的情况相对应。

主权项

1.一种半导体集成电路，具有由外部定义资源分配的配置电路，其特征在于，所述配置电路包括：基地址寄存器，具有逻辑值固定的低位多比特区和逻辑值可变的高位多比特区，并且用于地址空间分配；及限制电路，对所述基地址寄存器的高位侧多比特区，将通过比特数可变而进行的写入或读出，限制在所述固定逻辑值。