[发明专利]MRAM及其数据读法无效

专利信息
申请号: 200410045371.8 申请日: 2004-05-21
公开(公告)号: CN1574070A 公开(公告)日: 2005-02-02
发明(设计)人: 土田贤二;岩田佳久;东知辉 申请(专利权)人: 株式会社东芝
主分类号: G11C11/15 分类号: G11C11/15;G11C7/12
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 吴丽丽
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供MRAM及其数据读法。本发明的目的是提供一种可获得大容量化及高集成化而存取速度也可实现高速化的磁性随机存取存储器及其数据读出方法。在使用交叉点型的存储单元和采用分层位线结构的MRAM中,在读出动作时,使与选择单元同一副位线(SBL1~SBL8)相连接的存储单元(MC11~MC48)的字线(RWL1~RWL8)保持电浮动状态,对与选择单元不同的副位线相连接的存储单元的字线供给与主位线(MBL1~MBL4)同一电位。通过使用交叉点型存储单元,可很容易获得大容量化及高集成化。另外,可以抑制交叉点型存储单元固有的读出时的误差电流分量,并且,通过将处于非选择状态的全部副位线的电位设定为与主位线相同,可以使读出动作做到高速化。
搜索关键词: mram 及其 数据 读法
【主权项】:
1.一种磁性随机存取存储器,其特征在于包括:具有表现磁阻效应的交叉点型的存储单元的多个单元单位;与上述各单元单位中的存储单元的一端分别连接的字线;与上述各单元单位中的多个存储单元的另一端以规定的单位共同连接的副位线;经开关电路分别与多个副位线共同连接并与上述副位线一起形成分层位线结构的主位线;用来选择上述主位线与读出放大器相连接的列选择电路;行选择电路,其结构为在通过控制上述开关电路以上述单元单位为单位进行上述字线的选择动作、读出动作时,位于连接了所选择的存储单元的选择字线以外,将与连接了上述所选择的存储单元的副位线相连接的非选择的存储单元相连接的字线设定为浮动状态,而将与不包含所选择的存储单元的单元单位中的存储单元相连接的字线设定为与上述主位线同一电位。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200410045371.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top