[发明专利]用于存储器模块的多级封装无效
| 申请号： | 200410045684.3 | 申请日： | 2004-04-30 |
| 公开（公告）号： | CN1691329A | 公开（公告）日： | 2005-11-02 |
| 发明（设计）人： | 葛维沪;陈弘典 | 申请（专利权）人： | 金士顿科技公司 |
| 主分类号： | H01L25/10 | 分类号： | H01L25/10;H01L23/50;H01L21/50 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 谢丽娜;顾红霞 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种高密度、低型面的三维存储器模块(20)，具有在印刷线路板(28)的一侧或相对侧上安装的多级半导体封装(22，24)。存储器模块(20)的每一多级封装包括表面安装在印刷线路板(28)上的上级DRAM集成电路封装(24)和表面安装在印刷线路板上在上级封装之下的至少一个下级DRAM集成电路封装(22)，使得上级和下级封装一个堆叠在另一个上。上级封装(24)优选的是薄型小尺寸封装，并且下级封装(22)优选的是无引线的芯片级封装。上级封装(24)的引线(26)是足够的长度使得上级封装的带支架的高度在其下形成间隙，在其中接收下级封装(22)。下级封装(22)的特征在于比上级封装(24)的对应的覆盖区和型面更小的覆盖区和型面。 | ||
| 搜索关键词： | 用于 存储器 模块 多级 封装 | ||
【主权项】：
1.一种多级封装布置，包括在印刷线路板上安装的堆叠的集成电路(IC)半导体封装，所述多级封装布置包括：上级IC封装，具有多个从其中突出的引线，通过它所述上级IC封装和印刷线路板连接；以及下级IC封装，安装在印刷线路板上，上级IC封装具有大于所述下级IC封装的覆盖区的覆盖区，使得从所述上级封装突出的多个引线整个位于所述下级封装之外，而且所述上级IC封装的多个引线足够长来在所述上级IC封装和印刷线路板之间形成空间，所述下级封装安装在印刷线路板上，从而位于所述上级IC封装之下的空间中，凭借此所述上级和下级IC封装一个堆叠在另一个上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于金士顿科技公司，未经金士顿科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410045684.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
