[发明专利]用于存取处理器中的暂存器的装置与方法无效
| 申请号： | 200410045963.X | 申请日： | 2004-05-26 |
| 公开（公告）号： | CN1547113A | 公开（公告）日： | 2004-11-17 |
| 发明（设计）人： | 查理·谢勒 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 汤保平 |
| 地址： | 台湾省台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示了一种存取处理器中的暂存器的装置与方法，在一实施例中，本发明提供用于一处理器的装置与方法，其中，此处理器具有至少两个不同的索引值(例如暂存器选择线路、暂存器排识引位元或处理器操作模式识别位元等)以唯一识别与存取某一暂存器。实施例中，上述的不同的索引位元线路可被编码而对应到一组信号线路，且此编码后的信号线路可用以存取暂存器。 | ||
| 搜索关键词： | 用于 存取 处理器 中的 暂存器 装置 方法 | ||
【主权项】：
1.一具有复数个操作模式的处理器，其特征在于，该具有复数个操作模式的处理器包含：复数w个暂存器，其中，当处在任一该操作模式下，可供程序存取的该暂存器个数少于w个；一带有一操作模式值的n位元电路，其中该操作模式值是用以识别该处理器的一现行操作模式；一带有一暂存器值的m位元电路，其中该暂存器值是用以识别该复数个暂存器之一；以及一编码器逻辑电路以将该操作模式值与该暂存器值编码成一具有p个位元的对应值，其中p是小于m与n的总和，且该对应值可同时识别出一个该暂存器与该处理器的操作模式。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410045963.X/，转载请声明来源钻瓜专利网。
