[发明专利]一种利用高码率卷积码实现的压缩电路和方法有效
| 申请号： | 200410045981.8 | 申请日： | 2004-05-27 |
| 公开（公告）号： | CN1584617A | 公开（公告）日： | 2005-02-23 |
| 发明（设计）人： | 韩银和;李晓维 | 申请（专利权）人： | 中国科学院计算技术研究所 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28;H03M13/00 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 周国城 |
| 地址： | 100080*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及卷积编码设计和芯片可测性设计中的测试响应压缩电路。首先提出一种码率为n/l，距离为3的卷积码。根据该卷积码的基本校验矩阵可得到一种单输出时序压缩电路。当卷积码基本校验矩阵符合三个规则时，所设计的卷积码的距离就为3。符合这三个规则的基本校验矩阵可用一个自动方法实现，该方法分为8个步骤。卷积码到测试响应压缩电路的映射有三个规则，这三个规则均可用程序自动实现。本发明实现的是单输出压缩电路，所以具有压缩率高的特点。应用本发明压缩电路的全扫描设计，能够缩短扫描链长度，减少测试时间。 | ||
| 搜索关键词： | 一种 利用 高码率 卷积码 实现 压缩 电路 方法 | ||
【主权项】：
1、一种卷积码编码方法，该编码方法特征在于，所设计的卷积码的码率为n/1，距离为3，其中，n是输出码字的长度，所设计的测试响应压缩电路是基于卷积码基本校验矩阵实现的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院计算技术研究所，未经中国科学院计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410045981.8/，转载请声明来源钻瓜专利网。
- 上一篇：动态光耦合器
- 下一篇：一种电子标签阅读方法
