[发明专利]半导体存储器件及其读出放大器部分有效

专利信息
申请号: 200410046000.1 申请日: 2001-12-30
公开(公告)号: CN1542972A 公开(公告)日: 2004-11-03
发明(设计)人: 加藤大辅 申请(专利权)人: 株式会社东芝
主分类号: H01L27/10 分类号: H01L27/10;H01L27/108;G11C7/08;G11C11/4063
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 王以平
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供一种半导体存储器件,包括:存储单元阵列;排列在存储单元阵列的列方向的多个位线对;和用于控制经过位线对到所述存储单元阵列或来自存储单元阵列的数据的传送的读出放大器部分;所述读出放大器部分具有多个读出放大器,每个读出放大器包括DQ栅,每个DQ栅具有连接到对应的一个位线对的两个DQ栅晶体管,每个读出放大器包括一个差分放大器电路,每个差分放大器电路由交叉耦合到对应的一个位线对上的两个读出放大器晶体管形成,两个读出放大器晶体管各形成这样的图形布局,以便在它平行移动时,两个读出放大器晶体管之一可叠加在另一个上,以及两个DQ栅晶体管的每个形成这样的图形布局,以便在它平行移动时,两个DQ栅晶体管之一可叠加在另一个上。
搜索关键词: 半导体 存储 器件 及其 读出 放大器 部分
【主权项】:
1.一种半导体存储器件,包括:存储单元阵列;排列在存储单元阵列的列方向的多个位线对;和用于控制经过位线对到所述存储单元阵列或来自存储单元阵列的数据的传送的读出放大器部分;所述读出放大器部分具有多个读出放大器,每个读出放大器包括DQ栅,每个DQ栅具有连接到对应的一个位线对的两个DQ栅晶体管,每个读出放大器包括一个差分放大器电路,每个差分放大器电路由交叉耦合到对应的一个位线对上的两个读出放大器晶体管形成,两个读出放大器晶体管各形成这样的图形布局,以便在它平行移动时,两个读出放大器晶体管之一可叠加在另一个上,以及两个DQ栅晶体管的每个形成这样的图形布局,以便在它平行移动时,两个DQ栅晶体管之一可叠加在另一个上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200410046000.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top