[发明专利]非易失性半导体存储装置及其控制方法

摘要

非易失性半导体存储装置包括：存储器阵列(101)，其在半导体基片上，在行方向及列方向分别配置多个连接由基于电应力的电阻变化来存储信息的可变电阻元件的一端与选择晶体管的漏极而形成的存储单元；电压开关电路(110)，其切换对与存储单元连接的源极线及位线施加的写入电压、删除电压及读出电压；脉冲电压施加电路(108)。上述脉冲电压施加电路(108)，在经由电压开关电路(110)，对与存储器阵列(101)内的写入或删除对象的存储单元连接的位线及源极线施加与位线及源极线分别对应的写入电压或删除电压的状态下，对与该存储单元连接的选择晶体管的栅电极所连接的字线施加写入用或删除用电压脉冲。

主权项

1.一种非易失性半导体存储装置，具有存储器阵列，其在半导体基片上，在行方向及列方向分别配置多个连接由基于电应力的电阻变化来存储信息的可变电阻元件的一端与选择晶体管的漏极而形成的存储单元；字线，其与同一行中的多个上述存储单元的上述选择晶体管的栅极连接；源极线，其与同一行或同一列中的多个上述存储单元的上述选择晶体管的源极连接；位线，其与同一列中的多个上述存储单元的上述可变电阻元件的另一端连接；控制电路，其进行上述存储单元中信息的写入、删除以及读出的控制；电压开关电路，其切换对上述源极线及上述位线施加的写入电压、删除电压及读出电压；读出电路，其从上述存储单元进行信息的读出；脉冲电压施加电路，其在经由上述电压开关电路，对与上述存储器阵列内的写入或删除对象的上述存储单元连接的上述位线及上述源极线施加与上述位线及上述源极线分别对应的上述写入电压或删除电压的状态下，对与该存储单元连接的上述字线施加写入用或删除用电压脉冲。