[发明专利]提高VC-3和VC-4虚级联延时补偿能力的方法有效
申请号: | 200410049840.3 | 申请日: | 2004-06-25 |
公开(公告)号: | CN1713602A | 公开(公告)日: | 2005-12-28 |
发明(设计)人: | 周炼;杨振力 | 申请(专利权)人: | 中兴通讯股份有限公司 |
主分类号: | H04L12/28 | 分类号: | H04L12/28 |
代理公司: | 北京安信方达知识产权代理有限公司 | 代理人: | 颜涛;王蔚 |
地址: | 518057广东省深圳市南山区*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种通讯领域中提高VC-3或VC-4虚级联延时补偿能力的方法,首先进行存储设备写入方向的处理:改变时隙编号方法,并将VC-3或VC-4的定位指示信号和SQ值复制给该N条VC-12支路;然后进行存储设备读出方向的处理:分别生成VC-12支路和N个虚拟VC-12支路的读出方向时序、VC-3或VC-4的调整机会位,将N个虚拟VC-12支路作为同一个VCG组的N个成员进行独立处理,并监视读写地址的距离,进行相应处理。本发明提高了对VC-3和VC-4支路的虚级联组的延时补偿能力。所述方法在处理同时有VC-3和VC-12的系统或VC-4和VC-12的系统时,可以最大限度的利用外部RAM的空间。 | ||
搜索关键词: | 提高 vc 级联 延时 补偿 能力 方法 | ||
【主权项】:
1、一种提高VC-3或VC-4虚级联延时补偿能力的方法,其特征在于,在同时有VC-12和VC-3或VC-4的系统中,包括以下步骤:(1)存储设备写入方向的处理:改变时隙编号方法,使得VC-3或VC-4支路成为形式上独立的N条VC-12支路,并将VC-3或VC-4的定位指示信号和SQ值复制给该N条VC-12支路,对该N条VC-12支路按照独立VC-12支路进行处理;(2)存储设备读出方向的处理:分别生成VC-12支路和N个虚拟VC-12支路的读出方向时序、VC-3或VC-4的调整机会位,将N个虚拟VC-12支路作为同一个VCG组的成员进行独立处理,并监视读写地址的距离,进行相应处理。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司,未经中兴通讯股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410049840.3/,转载请声明来源钻瓜专利网。
- 上一篇:一种电解用涂层阳极的制造方法
- 下一篇:作物种子脂肪酶活性快速检测方法