[发明专利]半导体集成电路

摘要

提供一种输出MOS晶体管的漏区的寄生电容和寄生电阻小、并且可以实现电路的快速动作的耐ESD性能强的输出电路。在输出端子和接地端子之间(或电源端子之间)设置专用的静电保护电路，与该静电保护电路并联连接的输出电路通过源、漏区的整个区域被实施了硅化处理的第一MOS晶体管和第二MOS晶体管级联连接而构成。两晶体管的栅电极连接至内部电路，第一MOS晶体管的源区扩散层和第二MOS晶体管的漏区扩散层分别隔离开而形成，并且通过金属布线连接着。

主权项

1.一种在半导体衬底上构成的半导体集成电路，其特征在于，具有：设在输出端子和接地端子之间的静电保护电路；和具备在所述输出端子和所述接地端子之间级联连接的第一MOS晶体管和第二MOS晶体管的输出电路，所述第一MOS晶体管由第1漏区和第1源区及第1栅电极构成，所述第二MOS晶体管由第2漏区和第2源区及第2栅电极构成，所述第1漏区连接至所述输出端子，所述第1源区连接至所述第2漏区，所述第2源区连接至所述接地端子，所述第1栅电极和所述第2栅电极连接至内部电路，所述第1源区和所述第2漏区分别隔离开形成。