[发明专利]制造超窄沟道半导体器件的方法有效
| 申请号： | 200410054664.2 | 申请日： | 2004-07-27 |
| 公开（公告）号： | CN1577734A | 公开（公告）日： | 2005-02-09 |
| 发明（设计）人： | 斯科特·A·黑尔兰德;罗伯特·周 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/335;B82B3/00 |
| 代理公司： | 北京东方亿思专利代理有限责任公司 | 代理人： | 柳春雷 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种形成纳米线的方法。在形成在衬底上的第一电介质层上沉积具有第一尺寸的纳米线。在纳米线的第一区域上方沉积具有牺牲电介质层和牺牲栅电极层的牺牲栅极堆叠，暴露出纳米线的第二区域和第三区域。在牺牲栅极堆叠的每一个侧面上沉积第一隔片。在第一电介质层上方沉积第二电介质层，以覆盖第二区域和第三区域。去除所述牺牲栅极堆叠。通过至少一次热氧化工艺和氧化物去除工艺来减薄纳米线的第一区域，以将所述第一区域从所述第一尺寸减薄至第二尺寸。 | ||
| 搜索关键词： | 制造 沟道 半导体器件 方法 | ||
【主权项】：
1.一种减小纳米线的尺寸的方法，包括：在形成在衬底上的第一电介质层上沉积纳米线，所述纳米线具有第一尺寸；在所述纳米线的第一区域上方沉积具有牺牲电介质层和牺牲栅电极层的牺牲栅极堆叠，暴露出所述纳米线的第二区域和第三区域；在所述牺牲栅极堆叠的每一个侧面上沉积第一隔片；在所述第一电介质层上方沉积第二电介质层，以覆盖所述第二区域和第三区域；去除所述牺牲栅极堆叠；以及通过至少一次热氧化工艺和氧化物去除工艺来减薄所述纳米线的所述第一区域，以将所述第一区域从所述第一尺寸减薄至第二尺寸。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410054664.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
