[发明专利]具有无需更新动作的存储单元的半导体存储装置

摘要

存储单元(50)，具有保持存储数据及其反转数据的第1及第2数据保持部(50A、50B)。第1及第2p沟道TFT(56A、56B)，对分别从第1及第2电容器(54A、54B)泄漏的电荷进行填补。第1(第2)存取晶体管(52A(52B))，具有分别与第1(第2)字线(64(66))及第2(第1)节点(62(60))连接的第1及第2栅电极(521A，522A(521B，522B))。第1(第2)存取晶体管(52A(52B))，在第1(第2)字线(64(66))非激活而且第2(第1)节点(62(60))处于H电平的泄漏模式时，从电源节点(72)，介于OFF状态的第1(第2)p沟道TFT(56A(56B))，使所泄漏的电荷向第1(第2)位线(68A(68B))放电。

主权项

1.一种半导体存储装置，具有存储数据的存储单元；与上述存储单元连接的位线对及至少1个字线，其中，上述存储单元包含第1及第2电荷保持电路，其分别保持与上述数据对应的电荷及与上述数据被反转了的反转数据对应的电荷；第1及第2存取晶体管，其分别设置于上述位线对的一方与上述第1电荷保持电路之间、以及上述位线对的另一方与上述第2电荷保持电路之间，各自具有第1及第2栅电极；第1及第2电荷填补电路，其分别填补从上述第1电荷保持电路泄漏的电荷及从上述第2电荷保持电路泄漏的电荷，上述第1及第2存取晶体管的上述各第1栅电极与对应的字线连接，上述第1存取晶体管的上述第2栅电极，与相互连接上述第2电荷填补电路、上述第2电荷保持电路及上述第2存取晶体管的第1节点连接，上述第2存取晶体管的上述第2栅电极，与相互连接上述第1电荷填补电路、上述第1电荷保持电路及上述第1存取晶体管的第2节点连接，上述第1存取晶体管在上述第1栅电极激活时，在上述位线对的一方与上述第1电荷保持电路之间交换与上述数据对应的电荷，在上述第1栅电极非激活且上述第2栅电极激活时，使泄漏到上述第1电荷保持电路的电荷向上述位线对的一方放电，上述第2存取晶体管在上述第1栅电极激活时，在上述位线对的另一方与上述第2电荷保持电路之间交换与上述反转数据对应的电荷，在上述第1栅电极非激活且上述第2栅电极激活时，使泄漏到上述第2电荷保持电路的电荷向上述位线对的另一方放电。