[发明专利]具有延迟锁定回路的存储设备有效
| 申请号： | 200410061702.7 | 申请日： | 2004-06-30 |
| 公开（公告）号： | CN1700353A | 公开（公告）日： | 2005-11-23 |
| 发明（设计）人： | 张银庭;李炯东 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C11/4076 | 分类号： | G11C11/4076;G11C29/00 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 邸万奎;黄小临 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种存储设备，其在锁定状态后通过调节复制延迟模型的延迟比率以补偿处理、温度或电压变化的误差而使外部时钟与DQS(或DQ)之间的相位偏移最小化。该存储设备包括：输入时钟缓冲器，用于缓冲从外部输入的外部时钟以产生内部时钟；DLL，用于延迟该内部时钟以使该外部时钟的相位与DQS的相位同步；输出时钟缓冲器，用于缓冲从DLL输出的输出时钟；以及输出控制单元，用于使用从输出时钟缓冲器输出的时钟来产生该DQS。这里，DLL包括复制延迟模型，用于模仿输入时钟缓冲器的延迟因子与其它延迟因子，直至将从延迟线输出的输出时钟输出至芯片的外部，并用于响应于在测试模式中从外部输入的多个控制信号而调节延迟比率。 | ||
| 搜索关键词： | 具有 延迟 锁定 回路 存储 设备 | ||
【主权项】：
1.一种存储设备，包括：输入时钟缓冲器，用于缓冲从外部输入的外部时钟以产生内部时钟；延迟锁定回路，用于延迟该内部时钟以使该外部时钟的相位与DQS的相位同步；输出时钟缓冲器，用于缓冲从延迟锁定回路输出的输出时钟；以及输出控制单元，用于使用从输出时钟缓冲器输出的时钟来产生该DQS，其中延迟锁定回路包括：延迟线，用于延迟该内部时钟的相位；相位检测器，用于比较该内部时钟的相位与通过内部电路反馈的反馈时钟的相位；延迟线控制器，用于响应于从相位检测器输出的相位检测信号而调节用于延迟该内部时钟的延迟比率；以及复制延迟模型，用于模仿输入时钟缓冲器的延迟因子与其它延迟因子，直至将从延迟线输出的输出时钟输出至芯片的外部，并用于响应于在测试模式中从外部输入的多个控制信号而调节延迟比率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410061702.7/，转载请声明来源钻瓜专利网。
- 上一篇：皮革涂料粘合剂和良好压花性及耐湿弯曲性的涂覆皮革
- 下一篇：图象处理装置
