[发明专利]用于测试待测电路单元的方法及用于实现其的电路结构

摘要

本发明提供了一种利用用于提供测试模式的测试设备(200)对待测电路单元(100)进行测试的电路结构，其中顺序执行测试程序，所述测试程序涉及待测电路单元(100)根据与测试模式单元(201)中的预定标称数据进行比较的提供测试数据(105)而输出的实际数据(105a)，以及设置组合逻辑设备(300)，用于对顺序输出的测试结果(203)进行逻辑组合，从而，只有当在所有顺序执行的测试程序中，输出的实际数据(105a)与预定标称数据相匹配时，结果数据才表示待测电路单元(100)的正确操作，通过待测电路单元(101)中的寻址和控制单元(102)输出结果数据(306)。

主权项

1、一种用于测试待测电路单元(100)的电路结构，所述待测电路单元(100)具有至少一个存储单元阵列(101)和至少一个寻址和控制单元(102)，所述电路结构具有：a)测试设备(200)，用于提供测试模式，其中a1)所述测试设备(200)具有测试模式单元(201)，用于产生通过测试数据线(104)提供给待测电路单元(101)的测试数据(105)，以及a2)顺序执行测试程序，所述测试程序涉及由待测电路单元(100)根据与测试模式单元(201)中的预定标称数据进行比较的测试数据(105)而输出的实际数据(105a)；以及b)结果数据线(202)，用于顺序地输出利用基于比较的测试程序而获得的测试结果(203)，其中，所述电路结构还具有：c)组合逻辑设备(300)，用于对顺序输出的测试结果(203)进行逻辑组合以产生结果数据(306)，从而只有当在所有顺序执行的测试程序中，输出的实际数据(105a)与预定标称数据相匹配时，所述结果数据(306)才表示待测电路单元(100)的正确操作，其中，d)通过待测电路单元(101)中的寻址和控制单元(102)输出结果数据(306)。