[发明专利]PN结衬底隔离片上电感的优化设计方法无效
| 申请号： | 200410067600.6 | 申请日： | 2004-10-28 |
| 公开（公告）号： | CN1604300A | 公开（公告）日： | 2005-04-06 |
| 发明（设计）人： | 菅洪彦;唐长文;何捷;闵昊 | 申请（专利权）人： | 复旦大学 |
| 主分类号： | H01L21/70 | 分类号： | H01L21/70;H01L21/02;H01L21/76 |
| 代理公司： | 上海正旦专利代理有限公司 | 代理人： | 陆飞;盛志范 |
| 地址： | 20043*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于微电子技术领域，具体为一种采用标准CMOS工艺设计多PN结衬底隔离片上电感的方法。包括：单阱工艺中在阱上注入与阱离子极性相反的杂质，对于深阱工艺，在深阱上形成与该深阱离子相反类型的阱，形成与硅片垂直方向的双PN结；在此基础上，在其顶层阱上扩散与其离子相反的杂质，形成另外一个PN结，从而形成与硅片垂直的三串连PN结。PN结是线条形状的分离结构，与电感的线圈垂直的，放射状排放。通过调节铺在片上电感下面的单或多PN结衬底隔离层的反偏电压，控制电感的寄生电容，调谐谐振频率，使电感工作在自激振荡频率。 | ||
| 搜索关键词： | pn 衬底 隔离 电感 优化 设计 方法 | ||
【主权项】：
1、一种用标准CMOS工艺设计多PN结衬底隔离片上电感的方法，其特征在于首先利用CMOS工艺的单阱或双阱工艺形成叠层的三或双PN结衬底隔离结构；其中(1)对于单阱工艺，在阱上注入与阱离子极性相反的杂质，形成与硅片垂直的双PN结；对于深阱工艺，在深阱上形成与该深阱离子相反类型的阱，形成与硅片垂直的PN结；(2)在双PN结形成的基础上，在其顶层阱上扩散与其离子相反的杂质，形成另外一个PN结；从而形成三叠层PN结。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于复旦大学，未经复旦大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410067600.6/，转载请声明来源钻瓜专利网。
- 上一篇：软磁多层膜力敏传感器及其制备方法
- 下一篇：消光性阴离子型电泳涂料
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
