[发明专利]半导体集成电路的设计数据的处理方法

摘要

显示去掉缓冲器和反相器而不改变逻辑的电路。该电路通过第一或第二方法得到。对于第一种方法，从时钟电路中去掉所有不改变逻辑的缓冲器，并且当时钟通路在布线的分支点分开时，去掉在每个分开的时钟通路上的所有反相器对。对于第二种方法，复制在多个时钟通路上的逻辑元件，并且添加到时钟电路上，去掉所有不改变逻辑的缓冲器以及除上述缓冲器之外位于两个逻辑元件之间的所有反相器对，若有的话，去掉实现相同逻辑并且在多个时钟通路上的冗余的局部电路。由此，可以显示时钟电路，从而有利于设计人员理解逻辑。

主权项

1、一种使用半导体集成电路的设计数据显示时钟电路的方法，包括以下步骤：从由位于时钟电路上的逻辑元件和布线构成的时钟电路中去掉缓冲器和反相器，而不改变逻辑，从而得到要显示的电路；以及显示得到的用于显示的所述电路。