[发明专利]逆阻式绝缘栅双极型晶体管的驱动保护电路无效

专利信息
申请号: 200410068841.2 申请日: 2004-07-09
公开(公告)号: CN1588799A 公开(公告)日: 2005-03-02
发明(设计)人: 周大宁;刘智超;黄立培 申请(专利权)人: 清华大学
主分类号: H03K17/08 分类号: H03K17/08;H02H7/122
代理公司: 暂无信息 代理人: 暂无信息
地址: 100084北*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 逆阻式绝缘栅双极型晶体管的驱动保护电路,其特征在于,它含有:控制器;三段式驱动电路,它包括动态充电电流源、动态泄放电流源以及和它们串接的推挽放大电路;还有一个在被驱动的逆阻式绝缘栅双极型晶体管分别导通和关断时其集电极电压的下降时刻以及上升时刻的检测电路,它能在实现器件快速通断的同时,控制开通过程集电极电流的上升率以及关断过程集电极电压的上升率;同时,所述逆阻式绝缘栅双极型晶体管的集电极接一个基于Vce检测的RB-IGBT过流保护电路,它包括两种Vce检测方案。
搜索关键词: 逆阻式 绝缘 栅双极型 晶体管 驱动 保护 电路
【主权项】:
1.逆阻式绝缘栅双极型晶体管的驱动保护电路,其特征在于,它含有:(1)控制器;(2)三段式驱动电路,包括:动态充电电流源,含有:一个N沟道MOSFET M1,其源极接正电源,漏极经正接的二极管D3后与栅极相连,栅极和正电源间串接一个电阻,管D3的负极反接一个二极管D1后与控制器的充电电流源控制信号输出端相连;一个P沟道MOSFET M2,其源极也接正电源,栅极接电阻后与管M1的漏极相连;动态泄放电流源,含有:一个P沟道MOSFET M3,其源极接负电源,栅极经正接的二极管D4后与漏极相连,栅极同时又接一个电阻后与负电源相连,管D4反接一个二极管D2后与控制器的泄放电流源控制信号输出端相连;一个N沟道MOSFET M4,其源极也接负电源,栅极接电阻后与管M3的漏极相连;推挽电路,含有:与正电源依次串接的由N型晶体管Q1和电阻串联组成的第一支路;与负电源依次串接的由P型晶体管Q2和电阻串联组成的第二支路;所述的第一支路和第二支路的连接点在与被驱动的逆阻式绝缘栅双极型晶体管栅极相连的同时,又分别经电阻与管M2和管M4的漏极相连;(3)被驱动的逆阻式绝缘栅双极型晶体管分别在导通和关断时,其集电极—发射极间电压Vce的下降时刻和上升时刻的检测电路,它含有:依次与被驱动的逆阻式绝缘栅双极型晶体管集电极相连的由电容和电阻串联而成的阻容支路;Vce的下降时刻检测电路,包括:一个P沟道MOSFET M5,其源极接正电源,栅极接上述阻容支路的电阻端,漏极经限流电阻后接零伏电源;在它的栅极和源极之间并接有一个稳压D5和一个电阻;一条由二极管D6和电阻并联的支路,其管D6的正极经一个电阻后与管M5的漏极相连;一条由稳压管D7和一个电容并联的支路,管D7的正极也接零伏电源,而管D7的负极与管D6的负极相连,同时又与控制器上用Vgc2表示的Vce下降时刻检测信号输入端相连;Vce上升时刻检测电路,包括:一个N沟道MOSFET M6,其源极经电阻后接正电源,漏极接零伏电源,栅极和零伏电源间反向并接有一个稳压管和电阻,该栅极同时又与上述阻容支路中的电阻相连。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200410068841.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top