[发明专利]半导体芯片安装用挠性布线基板及半导体芯片的安装方法有效
| 申请号： | 200410070310.7 | 申请日： | 2004-07-29 |
| 公开（公告）号： | CN1585591A | 公开（公告）日： | 2005-02-23 |
| 发明（设计）人： | 松田厚志;大峡秀隆 | 申请（专利权）人： | 日本东北先锋公司 |
| 主分类号： | H05K3/00 | 分类号： | H05K3/00;H05K1/18;H05K3/32 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 李辉 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体芯片安装用挠性布线基板。该挠性布线基板(10)具有，在绝缘基片(11)上与半导体芯片的输出端子电连接的形成规定图形的布线(12a、12b)。而且形成有由同一形式的布线(12a)形成了一个图形的第一布线区域(12A)和由同一形式的布线(12b)形成了一个图形的第二布线区域(12B)。此挠性布线基板(10)在不同布线形式的相邻布线区域(12A、12B)之间，形成有用于消除因布线形式的差异所造成的连接不良的图形过渡区域(13)。由此，当在形成有不同布线形式的多种由同一形式的布线形成一个图形的布线区域的挠性基板上进行半导体芯片的输出端子的连接时，可消除布线与输出端子之间的连接不良。 | ||
| 搜索关键词： | 半导体 芯片 安装 用挠性 布线 方法 | ||
【主权项】：
1.一种挠性布线基板，具有与半导体芯片的输出端子电连接的规定图形的布线，其特征在于，对每种不同布线形式形成多个由相同形式的所述布线形成一个图形的布线区域，在布线形式不同的相邻的所述布线区域之间，形成用于消除因布线形式的差异造成的连接不良的图形过渡区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本东北先锋公司，未经日本东北先锋公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410070310.7/，转载请声明来源钻瓜专利网。
