[发明专利]时钟生成系统

摘要

本发明提供一种采用PLL电路，与噪声层的S/N的限制无关地，以充分的S/N比得到与基准频率时钟成规定比例关系的其他基准频率时钟的时钟生成系统。以基准时钟分频电路对基准频率时钟进行分频，并作为相位比较器的基准输入，以分频数切换型的比较输入分频电路对控制振荡器的振荡频率信号(对应于其它基准频率时钟)进行分频，以作为相位比较器的比较输入。根据使振荡频率信号成为与第一基准频率时钟成一定比例的频率的分频数控制信号来切换该比较输入分频电路的分频数。由此，得到MPEG格式所必需的三个基准频率时钟，即27MHz系列、33.8688MHz系列、36.864MHz系列。

主权项

1.一种时钟生成系统，其是至少产生第一频率时钟、与该第一频率时钟成第一规定比例关系的第二频率时钟、与所述第一频率时钟成第二规定比例关系的第三频率时钟的时钟生成系统，其特征在于，具备：作为分频数切换型分频电路的第一PLL电路，其中具有：对第一基准频率时钟与第一比较输入时钟的相位进行比较，并将该比较结果作为第一相位比较输出进行输出的第一相位比较器；使该第一相位比较输出低通的第一低通滤波器；将该第一低通滤波器的滤波输出作为控制输入，而用来产生与所述第二频率时钟成一定比例的第一振荡频率信号的第一控制振荡器；对作为基准时钟输入的所述第一频率时钟进行分频而得到所述第一基准输入时钟的第一基准输入分频电路；和对所述第一控制振荡器的第一振荡频率信号进行分频而得到所述第一比较输入时钟的第一比较输入分频电路，所述第一比较输入分频电路或者所述第一基准输入分频电路，根据第一分频数控制信号，以不同的分频数进行分频；第一分频数控制电路，其输入对应于所述第一振荡频率信号的时钟和所述第一比较输入时钟或所述第一基准输入时钟，产生使所述第一振荡频率信号与所述第二频率时钟成一定比例的频率的所述第一分频数控制信号，以用于对所述第一比较输入分频电路或所述第一基准输入分频电路的分频数进行切换；作为分频数切换型分频电路的第二PLL电路，其中具有：对第二基准频率时钟与第二比较输入时钟的相位进行比较，并将其比较结果作为第二相位比较输出进行输出的第二相位比较器；使该第二相位比较输出低通的第二低通滤波器；将该第二低通滤波器的滤波输出作为控制输入，以用来产生与所述第三频率时钟成一定比例的第二振荡频率信号的第二控制振荡器；对作为基准时钟输入的所述第一频率时钟进行分频而得到所述第二基准输入时钟的第二基准输入分频电路；和对所述第二控制振荡器的第二振荡频率信号进行分频而得到所述第二比较输入时钟的第二比较输入分频电路，所述第二比较输入分频电路或者所述第二基准输入分频电路根据第二分频数控制信号，以不同的分频数进行分频；第二分频数控制电路，其输入对应于所述第二振荡频率信号的时钟和所述第二比较输入时钟或所述第二基准输入时钟，产生使所述第二振荡频率信号与所述第三频率时钟成一定比例频率的所述第二分频数控制信号，以用于对所述第二比较输入分频电路或所述第二基准输入分频电路的分频数进行切换。