[发明专利]半导体存储器设备与定时控制方法有效
| 申请号： | 200410080635.3 | 申请日： | 2004-09-29 |
| 公开（公告）号： | CN1670861A | 公开（公告）日： | 2005-09-21 |
| 发明（设计）人： | 児玉刚 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G11C11/4063 | 分类号： | G11C11/4063;G11C11/413 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 | 代理人： | 赵淑萍 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体存储器设备(10)，用于适当地控制访问存储器单元(21)的数据的定时。半导体存储器设备包括存储器单元。连接到存储器单元的位线(BL、XBL)用于访问存储器单元中存储的数据。生成第一定时信号的第一路径包括用于存储数据的伪单元(22a)。连接到伪单元的伪位线(DBL、XDBL)用于访问伪单元中存储的数据。生成第二定时信号的第二路径(23)具有不同于第一路径的延迟特性的延迟特性。控制电路(18)使用第一定时信号和第二定时信号中的一个来控制用于访问存储器单元中存储的数据的定时。 | ||
| 搜索关键词： | 半导体 存储器 设备 定时 控制 方法 | ||
【主权项】：
1.一种半导体存储器设备(10)，包括：用于存储数据的存储器单元(21)；和位线(BL、XBL)，所述位线连接到所述存储器单元，用于访问所述存储器单元中存储的数据；所述半导体存储器设备的特征在于包括：生成第一定时信号的第一路径，所述第一路径包括用于存储数据的伪单元(22a)，和连接到所述伪单元用于访问所述伪单元中存储的数据的伪位线(DBL、XDBL)；生成第二定时信号的第二路径(23)，所述第二路径具有不同于所述第一路径的延迟特性的延迟特性；和控制电路(18)，所述控制电路使用所述第一定时信号和所述第二定时信号中的一个来控制用于访问所述存储器单元中存储的数据的定时。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410080635.3/，转载请声明来源钻瓜专利网。
