[发明专利]使用非晶硅薄膜晶体管的高稳定性位移电路

摘要

本发明公开了一种使用非晶硅薄膜晶体管的高稳定性位移电路，利用两相位相反的时钟脉冲信号控制位移电路的动作机制与位移电路内各晶体管的偏压关系，使得晶体管可处于正负偏压交替的驱动条件，以此抑制晶体管的临界电压位移，使其临界电压不随使用时间的增加而过度增加，也可提高非晶硅薄膜晶体管的寿命，延长位移电路的使用时间。

主权项

1.一种使用非晶硅薄膜晶体管的高稳定性位移电路，应用于使用非晶硅薄膜晶体管作为组成元件的位移缓存器，其各阶依序串接在一起并将输出信号(G1、G2、G3、G4...)送至面板的栅极控制线；起始动作是串接一启动信号(STV)并输入至第一阶(SR1)，其余各阶的输入信号由前一阶的输出信号送入，且奇数阶的位移缓存器电路的第一时钟脉冲端(CK)、第二时钟脉冲端(CKB)由两信号相位相反的第一时钟脉冲信号(CLK)、第二时钟脉冲信号(CLKB)提供；并具有一接收次一阶输出信号的重置端(RT)；其特征在于，所述多个阶中的奇数阶中的每一个包括：一第一晶体管(T1)，其栅极连接至输入端(IN)，漏极连接至高准位供应电压(Vdd)；一第二晶体管(T2)，其栅极连接至重置端(RT)，源极连接至所述第一时钟脉冲端(CK)，漏极与所述第一晶体管(T1)的源极连接形成一第一节点(N1)；一第三晶体管(T3)，其漏极与所述第一节点(N1)连接，源极连接至所述第二时钟脉冲端(CKB)；一第四晶体管(T4)，其栅极连接至所述第一时钟脉冲端(CK)，漏极连接至高准位供应电压(Vdd)，源极与所述第三晶体管(T3)的栅极连接形成一第二节点(N2)；一第五晶体管(T5)，其栅极连接至所述第一节点(N1)，漏极连接至所述第二节点(N2)，源极连接低准位供应电压(Vss)；一第六晶体管(T6)，其栅极连接至所述第二时钟脉冲端(CKB)，漏极连接至所述第一时钟脉冲端(CK)，源极连接至所述第二节点(N2)；一第七晶体管(T7)，其栅极连接至所述第一节点(N1)，漏极连接至所述第一时钟脉冲端(CK)，源极与输出端(OUT)连接；一电容(C1)，设置于所述第一节点(N1)与输出端(OUT)之间；一第八晶体管(T8)，其栅极与所述第二节点(N2)连接，漏极连接至输出端(OUT)，源极连接至所述第二时钟脉冲端(CKB)；一第九晶体管(T9)，其栅极连接至所述第二时钟脉冲端(CKB)，漏极连接至输出端(OUT)，源极连接至所述第一时钟脉冲端(CK)。