[发明专利]浅沟渠隔离结构及其沟渠的制造方法有效
申请号: | 200410080849.0 | 申请日: | 2004-10-09 |
公开(公告)号: | CN1617327A | 公开(公告)日: | 2005-05-18 |
发明(设计)人: | 余旭升 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L21/8239 | 分类号: | H01L21/8239;H01L21/762;H01L27/105 |
代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 王学强 |
地址: | 台湾省新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种浅沟渠隔离结构及其制造方法,此浅沟渠隔离结构是同时具有圆角形顶角与非圆角形预角。浅沟渠隔离结构的制造方法,包括硬罩幕上面形成一图案形光阻,以使此部分硬罩幕曝露在存储单元的一部分之上以及外围区的一部分之上,之后,删除在外围区中曝露出的硬罩幕,同时删除在存储单元中曝露出的部分硬罩幕。然后,在外围区中形成具圆角形顶角的一沟渠,以及删除更多在存储单元的硬罩幕。再之后,将外围区的沟渠变为更深,同时在存储单元形成一沟渠。 | ||
搜索关键词: | 沟渠 隔离 结构 及其 制造 方法 | ||
【主权项】:
1.一种浅沟渠隔离结构的制造方法,其特征在于,包括:提供一基底,该基底具有一存储单元以及一外围区;形成一硬罩幕于该基底上,以覆盖部分存储单元以及部分外围区;在该硬罩幕上方形成图案形的一光阻层,该光阻层在存储单元曝露出一部份的硬罩幕以及在外围区曝露出一部份的硬罩幕;执行一第一蚀刻过程,以删除在该外围区被该光阻层曝露的所有硬罩幕以及删除在存储单元被该光阻层曝露的部份硬罩幕;执行一第二蚀刻过程,以在外围区形成具有若干个圆角形顶角的一沟渠,以及删除更多在该存储单元的硬罩幕;执行一第三蚀刻过程,以加深在外围区形成的沟渠且保留这些圆角形顶角以及在该存储单元形成一沟渠;以及以一绝缘物填入该外围区的沟渠以及存储单元的沟渠。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410080849.0/,转载请声明来源钻瓜专利网。
- 上一篇:多段逆流氧化
- 下一篇:码分多址系统中通信质量测量的方法与装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造