[发明专利]延迟同步环电路，数字预失真型发射机以及无线基站无效
| 申请号： | 200410081749.X | 申请日： | 2004-12-28 |
| 公开（公告）号： | CN1747460A | 公开（公告）日： | 2006-03-15 |
| 发明（设计）人： | 堀一行;铃木芽衣 | 申请（专利权）人： | 日立通讯技术株式会社 |
| 主分类号： | H04L25/49 | 分类号： | H04L25/49 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 吴丽丽 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供能够正确地抽取出叠加在数字预失真型无线发射机的发射机输出上的非线性失真的延迟同步环电路、数字预失真型发射机以及无线基站的结构，本发明的延迟同步环电路的特征是具备：输入第1输入IQ信号Ir、Qr的可变延迟元件105；输入可变延迟元件的输出信号If、Qf以及基于第2输入IQ信号Ii、Qi的信号Id、Qd的减法器103；输入可变延迟元件的输出信号If、Qf的延迟比较器106；输入延迟比较器的输出信号进行平滑并且输出到可变延迟元件的平滑滤波器107，进行用于由可变延迟元件控制通过经过模拟电路单元在输出IQ信号中产生的失真的延迟控制，第1以及第2输入IQ信号的某一个是输出IQ信号Io、Qo进行数模变换，经过模拟电路单元，进而进行模数变换生成的信号，作为可变延迟元件，能够特别地使用IIR数字滤波器。 | ||
| 搜索关键词： | 延迟 同步 电路 数字 失真 发射机 以及 无线 基站 | ||
【主权项】：
1.一种延迟同步环电路，其特征在于：构成为具备输入第1输入IQ信号的可变延迟元件；连接到上述可变延迟元件的输出端子，输入该可变延迟元件的输出信号以及基于第2输入IQ信号的信号的减法器；连接到上述可变延迟元件的输出端子，输入该可变延迟元件的输出信号的延迟比较器；以及连接到上述延迟比较器的输出端子以及上述可变延迟元件的输入端子，输入上述延迟比较器的输出信号进行平滑，把平滑了的信号输出到上述可变延迟元件的平滑滤波器，其中，上述第1以及第2输入IQ信号的某一个是把输出IQ信号进行数模变换，经过模拟电路单元，进而进行模数变换所生成的信号，进行用于由上述可变延迟元件抑制因经由上述模拟电路单元，而在上述输出IQ信号中生成的失真的延迟控制。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日立通讯技术株式会社，未经日立通讯技术株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410081749.X/，转载请声明来源钻瓜专利网。
