[发明专利]控制电路以及控制方法

摘要

本发明的控制电路以及控制方法对存储在高速缓冲存储器中的访问概率低的数据进行替换，可以预取访问概率更高的数据。高速缓存命中判断单元(2)当判断出在运算处理单元(1)进行的运算处理中使用的对象数据的高速缓存未命中的情况下，从主存储单元(7)中取出对象数据。另外，无效数据判断单元(4)当高速缓冲命中判断单元(2)判断出高速缓存命中的情况下，判断包含对象数据的高速缓存行和包含在前次运算处理中使用的数据的高速缓存行是否相同。而后，预取控制单元(5)当无效数据判断单元(4)判断为包含对象数据的高速缓存行和包含在前次运算处理中使用的数据的高速缓存行不同的情况下，把被存储在主存储单元(7)中的数据与包含在前次运算处理中使用的数据的高速缓存行替换进行预取。

主权项

1、一种控制电路，其特征在于包括：存储数据的主存储单元；以特定大小单位作为高速缓存行读入已存储在上述主存储单元中的数据并存储的高速缓冲存储器；输入已存储在上述高速缓冲存储器中的数据，根据已输入的数据进行运算处理的运算处理单元；判断是表示作为在上述运算处理单元进行的运算处理中使用的数据的对象数据已存储在上述高速缓冲存储器中的高速缓存命中，还是表示对象数据未被存储在上述高速缓冲存储器中的高速缓存未命中，当判断为高速缓存未命中的情况下，从上述主存储单元中以特定大小单位取得对象数据并作为高速缓存行存储在上述高速缓冲存储器中的高速缓存命中判断单元；当上述高速缓存命中判断单元判断为高速缓存命中的情况下，判断包含对象数据的高速缓存行和包含在前次计算处理中使用的数据的高速缓存行的异同的数据判断单元；当上述数据判断单元判断为包含对象数据的高速缓存行和包含在前次的运算处理中使用的数据的高速缓存行不同的情况下，控制以特定大小单位取得被存储在上述主存储单元中的数据，把取得的特定大小单位的数据与包含在前次的计算处理中使用的数据的高速缓存行进行替换，作为高速缓存行存储在上述高速缓冲存储器中，当上述数据判断单元判断为包含对象数据的高速缓存行和包含在前次计算处理中使用的数据的高速缓存行相同的情况下，控制不替换被存储在上述高速缓冲存储器中的包含在前次运算处理中使用的数据的高速缓存行的控制单元。